List of Figures
Technical Data
MC68HC08AZ32A — Rev 1.0
18
List of Figures
MOTOROLA
7-10
7-11
7-12
7-13
7-14
7-15
7-16
7-17
8-1
8-2
8-3
8-4
8-5
8-6
9-1
9-2
10-1
10-2
10-3
11-1
11-2
11-3
11-4
11-5
11-6
12-1
12-2
13-1
13-2
14-1
14-2
14-3
15-1
15-2
15-3
15-4
15-5
15-6
WAIT Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
WAIT Recovery From Interrupt or Break . . . . . . . . . . . . . . . .110
WAIT Recovery From Internal Reset . . . . . . . . . . . . . . . . . . .110
STOP Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . .111
STOP Mode Recovery From Interrupt . . . . . . . . . . . . . . . . . .112
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .112
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . .114
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .115
CGM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120
I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . .129
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . .131
PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . . .133
PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . . .135
Mask Option Register A (MORA) . . . . . . . . . . . . . . . . . . . . . .146
Mask Option Register B (MORB) . . . . . . . . . . . . . . . . . . . . . .148
Break Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . .151
Break Status and Control Register (BRKSCR). . . . . . . . . . . .153
Break Address Registers (BRKH and BRKL). . . . . . . . . . . . .154
Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . .159
Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160
Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160
Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .165
COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .168
COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .171
LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .175
LVI Status Register (LVISR). . . . . . . . . . . . . . . . . . . . . . . . . .176
IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .180
IRQ Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . . . .184
SCI Module Block Diagram
. . . . . . . . . . . . . . . . . . . . . . . .190
SCI I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .191
SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .192
SCI Transmitter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
SCI Transmitter I/O Register Summary . . . . . . . . . . . . . . . . .195
SCI Receiver Block Diagram
. . . . . . . . . . . . . . . . . . . . . .198
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.