• <dfn id="b1jdg"><tbody id="b1jdg"></tbody></dfn>
    <td id="b1jdg"><nobr id="b1jdg"><optgroup id="b1jdg"></optgroup></nobr></td>
    <table id="b1jdg"><tr id="b1jdg"></tr></table>
    <sup id="b1jdg"><thead id="b1jdg"><wbr id="b1jdg"></wbr></thead></sup>
  • <button id="b1jdg"><label id="b1jdg"><optgroup id="b1jdg"></optgroup></label></button>
    <big id="b1jdg"><meter id="b1jdg"><sup id="b1jdg"></sup></meter></big>
    • 收藏本站
      • 您好,
        買賣IC網(wǎng)歡迎您。
      • 請登錄
      • 免費注冊
      • 我的買賣
      • 新采購0
      • VIP會員服務(wù)
      • [北京]010-87982920
      • [深圳]0755-82701186
      • 網(wǎng)站導(dǎo)航
      發(fā)布緊急采購
      • IC現(xiàn)貨
      • IC急購
      • 電子元器件
      VIP會員服務(wù)
      • 您現(xiàn)在的位置:買賣IC網(wǎng) > PDF目錄299472 > MC56F8323 (Motorola, Inc.) 16-bit Hybrid Controllers PDF資料下載
      參數(shù)資料
      型號: MC56F8323
      廠商: Motorola, Inc.
      英文描述: 16-bit Hybrid Controllers
      中文描述: 16位混合控制器
      文件頁數(shù): 123/140頁
      文件大小: 1981K
      代理商: MC56F8323
      第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁當前第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁
      Operating Modes
      56F8323 Technical Data, Rev. 11.0
      Freescale Semiconductor
      83
      Preliminary
      6.3 Operating Modes
      Since the SIM is responsible for distributing clocks and resets across the chip, it must understand the
      various chip operating modes and take appropriate action. These are:
      Reset Mode, which has two submodes:
      — Total Reset Mode
      – 56800E Core and all peripherals are reset
      — Core-Only Reset Mode
      – 56800E Core in reset, peripherals are active
      – This mode is required to provide the on-chip Flash interface module time to load data from Flash
      into FM registers.
      Run Mode
      The primary mode of operation for this device, in which the 56800E controls chip operation
      Debug Mode
      56800E is controlled via JTAG/EOnCE when in debug mode. All peripherals, except the COP and PWMs,
      continue to run. COP is disabled and PWM outputs are optionally switched off to disable any motor from
      being driven; see the PWM chapter in the 56F8300 Peripheral User Manual for details.
      Wait Mode
      In Wait mode, the core clock and memory clocks are disabled. Optionally, the COP can be stopped.
      Similarly, it is an option to switch off PWM outputs to disable any motor from being driven. All other
      peripherals continue to run.
      Stop Mode
      56800E, memory, and most peripheral clocks are shut down. Optionally, the COP and CAN can be stopped.
      For lowest power consumption in Stop mode, the PLL can be shut down. This must be done explicitly before
      entering Stop mode, since there is no automatic mechanism for this. The CAN (along with any non-gated
      interrupt) is capable of waking the chip up from Stop mode, but is not fully functional in Stop mode.
      6.4 Operating Mode Register
      Figure 6-1 OMR
      The reset state for MB will depend on the Flash secured state. See Part 4.2 and Part 7 for detailed
      information on how the Operating Mode Register (OMR) MA and MB bits operate in this device. The EX
      bit is not functional in this device since there is no external memory interface. For all other bits, see the
      56F8300 Peripheral User Manual.
      Note:
      The OMR is not a Memory Map register; it is directly accessible in code through the acronym OMR.
      Bit
      15
      14
      13
      12
      11
      10
      9
      8
      7
      6
      5
      4
      3
      2
      1
      0
      NL
      CM
      XP
      SD
      R
      SA
      EX
      0
      MB
      MA
      Type
      R/W
      RESET
      0
      00
      0
      0X
      0
      相關(guān)PDF資料
      PDF描述
      MC56MS-14 3500 MHz - 12000 MHz RF/MICROWAVE DOUBLE BALANCED MIXER, 9.5 dB CONVERSION LOSS-MAX
      MC56MS-5 3500 MHz - 12000 MHz RF/MICROWAVE DOUBLE BALANCED MIXER, 9.5 dB CONVERSION LOSS-MAX
      MC68HC11FC0CFU4 Technical Summary 8-Bit Microcontroller
      MC68HC11FC0CFU5 Technical Summary 8-Bit Microcontroller
      MC68L11FC0PU3 Technical Summary 8-Bit Microcontroller
      相關(guān)代理商/技術(shù)參數(shù)
      參數(shù)描述
      MC56F8323EVM 功能描述:開發(fā)板和工具包 - 其他處理器 MC56F832X Dev Kit RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓:
      MC56F8323EVM 制造商:Freescale Semiconductor 功能描述:Tools Development kit Kit Con
      MC56F8323EVME 功能描述:開發(fā)板和工具包 - 其他處理器 MC56F8323 EVAL BRD RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓:
      MC56F8323EVME 制造商:Freescale Semiconductor 功能描述:Evaluation Kit for MC56F832x and MC56F81
      MC56F8323MFB60 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 60MHz 60MIPS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
      發(fā)布緊急采購,3分鐘左右您將得到回復(fù)。

      采購需求

      (若只采購一條型號,填寫一行即可)

      發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

      發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

      *型號 *數(shù)量 廠商 批號 封裝
      添加更多采購

      我的聯(lián)系方式

      *
      *
      *
      • VIP會員服務(wù) |
      • 廣告服務(wù) |
      • 付款方式 |
      • 聯(lián)系我們 |
      • 招聘銷售 |
      • 免責條款 |
      • 網(wǎng)站地圖

      感谢您访问我们的网站,您可能还对以下资源感兴趣:

      三级特黄60分钟在线观看,美女在线永久免费网站,边吃奶边摸下很爽视频,娇妻在厨房被朋友玩得呻吟`
        • <li id="ca5bf"></li>
          <li id="ca5bf"></li>