ispMACH 4A TIMING PARAMETERS OVER OPERATING RANGES1 -5 -55 -6 -65 -7 -10 -12 -14 U" />
參數(shù)資料
型號： M4A5-64/32-10VNI48
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 32/62頁
文件大?。?/td> 0K
描述： IC CPLD 64MACRO 48TQFP
標(biāo)準(zhǔn)包裝： 250
系列： ispMACH® 4A
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 10.0ns
電壓電源 - 內(nèi)部： 4.5 V ~ 5.5 V
宏單元數(shù)： 64
輸入/輸出數(shù)： 32
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 48-LQFP
供應(yīng)商設(shè)備封裝： 48-TQFP（7x7）
包裝： 托盤
38
ispMACH 4A Family
ispMACH 4A TIMING PARAMETERS OVER OPERATING RANGES1
-5
-55
-6
-65
-7
-10
-12
-14
Unit
Min Max Min Max Min Max Min Max Min Max Min Max Min Max Min Max
Combinatorial Delay:
tPDi
Internal combinatorial propagation
delay
3.5
4.0
4.3
4.5
5.0
7.0
9.0
11.0
ns
tPD
Combinatorial propagation delay
5.0
5.5
6.0
6.5
7.5
10.0
12.0
14.0
ns
Registered Delays:
tSS
Synchronous clock setup time, D-type
register
3.0
3.5
5.0
5.5
7.0
10.0
ns
tSST
Synchronous clock setup time, T-type
register
4.0
6.0
6.5
8.0
11.0
ns
tSA
Asynchronous clock setup time, D-type
register
2.5
3.0
3.5
4.0
5.0
8.0
ns
tSAT
Asynchronous clock setup time, T-type
register
3.0
3.5
4.5
5.0
6.0
9.0
ns
tHS
Synchronous clock hold time
0.0
ns
tHA
Asynchronous clock hold time
2.5
3.0
3.5
4.0
5.0
8.0
ns
tCOSi Synchronous clock to internal output
2.5
2.8
3.0
3.5
ns
tCOS
Synchronous clock to output
4.0
4.5
5.0
5.5
6.0
6.5
ns
tCOAi Asynchronous clock to internal output
5.0
6.0
8.0
10.0
12.0
ns
tCOA
Asynchronous clock to output
6.5
6.8
7.0
8.5
11.0
13.0
15.0
ns
Latched Delays:
tSSL
Synchronous latch setup time
4.0
4.5
6.0
7.0
8.0
10.0
ns
tSAL
Asynchronous latch setup time
3.0
3.5
4.0
5.0
8.0
ns
tHSL
Synchronous latch hold time
0.0
ns
tHAL
Asynchronous latch hold time
3.0
3.5
4.0
5.0
8.0
ns
tPDLi Transparent latch to internal output
5.5
5.8
6.0
7.5
9.0
11.0
12.0
ns
tPDL
Propagation delay through transparent
latch to output
7.0
7.5
8.0
10.0
12.0
14.0
15.0
ns
tGOSi Synchronous gate to internal output
3.0
3.5
4.5
7.0
8.0
ns
tGOS
Synchronous gate to output
4.5
4.8
5.0
6.0
7.5
10.0
11.0
ns
tGOAi Asynchronous gate to internal output
6.0
8.5
10.0
13.0
15.0
ns
tGOA Asynchronous gate to output
7.5
7.8
8.0
11.0
13.0
16.0
18.0
ns
Input Register Delays:
tSIRS Input register setup time
1.5
2.0
ns
tHIRS Input register hold time
2.5
3.0
4.0
ns
tICOSi Input register clock to internal feedback
3.0
3.5
4.5
6.0
ns
Input Latch Delays:
tSIL
Input latch setup time
1.5
2.0
ns
tHIL
Input latch hold time
2.5
3.0
4.0
ns
tIGOSi Input latch gate to internal feedback
3.5
3.8
4.0
5.0
ns
tPDILi
Transparent input latch to internal
feedback
1.5
2.0
ns
相關(guān)PDF資料
PDF描述
RBC10DCAD CONN EDGECARD 20POS R/A .100 SLD
GMM43DRTN-S13 CONN EDGECARD 86POS .156 EXTEND
M4A5-64/32-7VNC48 IC CPLD 64MACRO 48TQFP
TAP154M050SCS CAP TANT 0.15UF 50V 20% RADIAL
RW2-1215S CONV DC/DC 2W 9-18VIN 15VOUT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M4A5-96/48-10VC 功能描述:CPLD - 復(fù)雜可編程邏輯器件 HI PERF E2CMOS PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4A5-96/48-10VI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 HI PERF E2CMOS PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4A5-96/48-10VNC 功能描述:CPLD - 復(fù)雜可編程邏輯器件 96 MC 48 IO JTAG ISP 5V 10ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4A5-96/48-10VNI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 96 MC 48 IO JTAG ISP 5V 10ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4A5-96/48-12VI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 HI PERF E2CMOS PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*