- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370826 > M2S28D20ATP-10 (Mitsubishi Electric Corporation) 128M Double Data Rate Synchronous DRAM PDF資料下載
參數(shù)資料
| 型號： | M2S28D20ATP-10 |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | 128M Double Data Rate Synchronous DRAM |
| 中文描述： | 128M的雙數(shù)據(jù)速率同步DRAM |
| 文件頁數(shù)： | 31/36頁 |
| 文件大?。?/td> | 1216K |
| 代理商： | M2S28D20ATP-10 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁
31
MITSUBISHI ELECTRIC
Jun,'00
Preliminary
MITSUBISHI LSIs
DDR SDRAM (Rev.0.1)
M2S28D20/ 30/ 40ATP
128M Double Data Rate Synchronous DRAM
Burst write operation can be interrupted by precharge of the same or all bank. Random column
access is allowed. tWR is referenced from the first positive CLK edge after the last data input.
[Write interrupted by Precharge]
Write Interrupted by Precharge (BL=8, CL=2.5)
Command
A0-9,11
A10
BA0,1
DQ
WRITE
Yi
0
00
PRE
00
Dai0
Dai1
QS
DM
tWR
/CLK
CLK
相關PDF資料 |
PDF描述 |
|---|---|
| M2S28D20ATP-75 | 128M Double Data Rate Synchronous DRAM |
| M2S28D30ATP | 128M Double Data Rate Synchronous DRAM |
| M2S28D30ATP-10 | 128M Double Data Rate Synchronous DRAM |
| M2S28D30ATP-75 | 128M Double Data Rate Synchronous DRAM |
| M2S28D40ATP | 128M Double Data Rate Synchronous DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M2S28D20ATP-75 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Double Data Rate Synchronous DRAM |
| M2S28D30ATP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Double Data Rate Synchronous DRAM |
| M2S28D30ATP-10 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Double Data Rate Synchronous DRAM |
| M2S28D30ATP-75 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Double Data Rate Synchronous DRAM |
| M2S28D40ATP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:128M Double Data Rate Synchronous DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。