- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369885 > LXT386BE PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|BGA|160PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號(hào)： | LXT386BE |
| 英文描述： | PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|BGA|160PIN|PLASTIC |
| 中文描述： | 的PCM收發(fā)器|四|優(yōu)稅PCM-30/E-1 |的CMOS | BGA封裝| 160PIN |塑料 |
| 文件頁(yè)數(shù)： | 60/80頁(yè) |
| 文件大?。?/td> | 1112K |
| 代理商： | LXT386BE |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)當(dāng)前第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)
LXT384
—
Octal T1/E1/J1 Transceiver
60
Datasheet
Input jitter tolerance before FIFO
overflow or underflow
32bit
FIFO
-
24
-
UI
64bit
FIFO
-
56
-
UI
E1 jitter attenuation
@ 3 Hz
@ 40 Hz
@ 400 Hz
@ 100 KHz
-0.5
-0.5
+19.5
+19.5
–
–
dB
ITU-T G.736, See
Figure 34 on
page 75
T1 jitter attenuation
@ 1 Hz
@ 20 Hz
@ 1 KHz
@ 1.4 KHz
@ 70 KHz
0
0
33.3
40
40
–
–
dB
AT&T Pub. 62411, See
Figure
34 on page 75
Output Jitter in remote loopback
1
0.060
0.11
UI
ETSI CTR12/13 Output jitter
Table 43. Analog Test Port Characteristics
Parameter
Sym
Min.
Typ
Max
Unit
Test Condition
3 dB bandwidth
At13db
-
5
-
MHz
Input voltage range
At1iv
0
-
VCC0
VCC1
V
Output voltage range
At2ov
0
-
VCC0
VCC1
V
Table 44. Transmit Timing Characteristics (Sheet 1 of 2)
Parameter
Sym
Min.
Typ
Max
Unit
Test Condition
Master clock frequency
E1
MCLK
–
2.048
–
MHz
T1
MCLK
–
1.544
–
MHz
Master clock tolerance
–
-100
–
100
ppm
Master clock duty cycle
–
40
–
60
%
Output pulse width
E1
Tw
219
244
269
ns
T1
Tw
291
324
356
ns
Transmit clock frequency
E1
Tclke1
-
2.048
-
MHz
T1
Tclkt1
-
1.544
-
MHz
Transmit clock tolerance
Tclkt
-50
–
+50
ppm
Transmit clock burst rate
Tclkb
-
–
20
MHz
Gapped transmit clock
Transmit clock duty cycle
Tdc
10
–
90
%
NRZ mode
E1 TPOS/TNEG pulse width (RZ mode)
Tmpwe1
236
–
252
ns
RZ mode (TCLK = H for
>16 clock cycles)
TPOS/TNEG to TCLK setup time
Tsut
20
-
-
ns
Table 42. Jitter Attenuator Characteristics (Sheet 2 of 2)
Parameter
Min.
Typ
Max
Unit
Test Condition
1. Guaranteed by design and other correlation methods.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LXT386LE | PCM TRANSCEIVER|QUAD|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT388LE | PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT400JE | Hermetically Sealed, 3.3V, High Speed, High CMR, Logic Gate Optocoupler |
| LXT6155LE | Telecomm/Datacomm |
| LXT6251A | ATM/SONET MAPPER|CMOS|QFP|208PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LXT386LE | 制造商:LEVEL1 功能描述: |
| LXT388LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCM TRANSCEIVER|DUAL|CEPT PCM-30/E-1|CMOS|QFP|100PIN|PLASTIC |
| LXT400 | 制造商:LVL1 制造商全稱:LVL1 功能描述:All Rate Extended Range Switched 56/DDS Transceiver |
| LXT400JE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Transceiver Circuit For Telecommunications |
| LXT441 | 制造商:LVL1 制造商全稱:LVL1 功能描述:Switched 56/DDS Integrated DSU/CSU |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。