- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄354148 > LP62S2048A-I (AMIC Technology Corporation) 256K X 8 BIT LOW VOLTAGE CMOS SRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | LP62S2048A-I |
| 廠商： | AMIC Technology Corporation |
| 英文描述： | 256K X 8 BIT LOW VOLTAGE CMOS SRAM |
| 中文描述： | 256K × 8位低電壓CMOS的SRAM |
| 文件頁(yè)數(shù)： | 17/17頁(yè) |
| 文件大小： | 190K |
| 代理商： | LP62S2048A-I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)當(dāng)前第17頁(yè)
LP62S2048A-I Series
PRELIMINARY
(June, 2002, Version 0.0)
9
AMIC Technology, Inc.
Timing Waveforms (continued)
Read Cycle 4
(1)
tRC
Address
CE2
DOUT
tAA
tOE
tOLZ5
tACE1
tCLZ15
tACE2
tCLZ25
tCHZ25
tOHZ5
tCHZ15
tOH
OE
CE1
Notes: 1. WE is high for Read Cycle.
2. Device is continuously enabled CE1 = VIL and CE2 = VIH.
3. Address valid prior to or coincident with CE1 transition low.
4. OE = VIL.
5. Transition is measured
±500mV from steady state. This parameter is sampled and not 100% tested.
6. CE2 is high.
7. CE1 is low.
8. Address valid prior to or coincident with CE2 transition high.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LP62S16256EU-55LLI | 256K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62S4096EU-55LLI | 512K X 8 BIT LOW VOLTAGE CMOS SRAM |
| LP62S16256EU-55LLT | 256K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62S4096EU-55LLT | 512K X 8 BIT LOW VOLTAGE CMOS SRAM |
| LP62S16256EU-70LLI | 256K X 16 BIT LOW VOLTAGE CMOS SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LP62S2048AM-55LLI | 制造商:AMICC 制造商全稱(chēng):AMIC Technology 功能描述:256K X 8 BIT LOW VOLTAGE CMOS SRAM |
| LP62S2048AM-55LLT | 制造商:AMICC 制造商全稱(chēng):AMIC Technology 功能描述:256K X 8 BIT LOW VOLTAGE CMOS SRAM |
| LP62S2048AM-70LLI | 制造商:AMICC 制造商全稱(chēng):AMIC Technology 功能描述:256K X 8 BIT LOW VOLTAGE CMOS SRAM |
| LP62S2048AM-70LLT | 制造商:AMICC 制造商全稱(chēng):AMIC Technology 功能描述:256K X 8 BIT LOW VOLTAGE CMOS SRAM |
| LP62S2048A-T | 制造商:AMICC 制造商全稱(chēng):AMIC Technology 功能描述:256K X 8 BIT LOW VOLTAGE CMOS SRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。