- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄354148 > LP62E16128A-I (AMIC Technology Corporation) 128K X 16 BIT LOW VOLTAGE CMOS SRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | LP62E16128A-I |
| 廠商： | AMIC Technology Corporation |
| 元件分類： | SRAM |
| 英文描述： | 128K X 16 BIT LOW VOLTAGE CMOS SRAM |
| 中文描述： | 128K的× 16位低電壓CMOS的SRAM |
| 文件頁(yè)數(shù)： | 14/15頁(yè) |
| 文件大?。?/td> | 210K |
| 代理商： | LP62E16128A-I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)第15頁(yè)
LP62E16128A-I Series
PRELIMINARY
(December, 2003, Version 0.0)
8
AMIC Technology, Corp.
Timing Waveforms
Read Cycle 1
(1, 2, 4)
tRC
tOH
tAA
tOH
Address
DOUT
Read Cycle 2
(1, 2, 3)
tRC
tAA
Address
tACE
tCHZ5
CE
HB, LB
tBHZ5
OE
tCLZ5
tBE
tBLZ5
tOE
tOLZ5
tOHZ5
DOUT
Notes:
1. WE is high for Read Cycle.
2. Device is continuously enabled CE = VIL , HB = VIL and, or LB = VIL.
3. Address valid prior to or coincident with CE and ( HB and, or LB ) transition low.
4. OE = VIL.
5. Transition is measured
±500mV from steady state. This parameter is sampled and not 100% tested.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LP62E16128A-T | 128K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62S2048AX-55LLI | ER 22C 18#16 4#12 SKT PLUG |
| LP62S16128B-I | 128K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62S2048U-10LI | CAP 1500PF 100V CERAMIC MONO 5% |
| LP62S2048U-10LLI | CAP 1800PF 100V CERAMIC MONO 5% |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LP62E16128A-T | 制造商:AMICC 制造商全稱:AMIC Technology 功能描述:128K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62E16128AU-70LLI | 制造商:AMICC 制造商全稱:AMIC Technology 功能描述:128K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62E16128AU-70LLT | 制造商:AMICC 制造商全稱:AMIC Technology 功能描述:128K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62E16128AV-70LLI | 制造商:AMICC 制造商全稱:AMIC Technology 功能描述:128K X 16 BIT LOW VOLTAGE CMOS SRAM |
| LP62E16128AV-70LLT | 制造商:AMICC 制造商全稱:AMIC Technology 功能描述:128K X 16 BIT LOW VOLTAGE CMOS SRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。