參數(shù)資料
型號(hào): LFX125EB-05FN256C
廠商: Lattice Semiconductor Corporation
文件頁(yè)數(shù): 79/119頁(yè)
文件大?。?/td> 0K
描述: IC FPGA 139K GATES 256-BGA
標(biāo)準(zhǔn)包裝: 90
系列: ispXPGA®
邏輯元件/單元數(shù): 1936
RAM 位總計(jì): 94208
輸入/輸出數(shù): 160
門數(shù): 139000
電源電壓: 2.3 V ~ 3.6 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 256-BGA
供應(yīng)商設(shè)備封裝: 256-FPBGA(17x17)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)當(dāng)前第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)
Lattice Semiconductor
ispXPGA Family Data Sheet
58
ispXP sysCONFIG Port Timing Specifications
Boundary Scan Timing
Symbol
Timing Parameter
Min.
Typ.
Max.
Units
sysCONFIG Write Cycle Timing
tSUCS
Input setup time of CS to CCLK rise
10
ns
tHCS
Hold time of CS to CCLK Rise
0
ns
tSUWD
Input setup time of write data to CCLK rise
12
ns
tHWD
Hold time of write data to CCLK rise
0
ns
tPRGM
Low time to reset device SRAM
5
50
ns
tWINIT
INIT pulse width
5
ms
tIODISS
User I/O disable
30
ns
tIOENSS
User I/O enable
30
ns
tWH
Write clock High pulse width
12
ns
tWL
Write clock Low pulse width
12
ns
fMAXW
Write fMAX
——
33
MHz
sysCONFIG Read Cycle Timing
tHREAD
Hold time of READ to CCLK rise
0
ns
tSUREAD
Input setup time of READ High to CCLK rise
30
ns
tRH
READ clock high pulse width
12
ns
tRL
READ clock low pulse width
15
ns
fMAXR
Read fMAX
——
33
MHz
tCORD
Clock to out for read data
25
ns
Parameter
Description
Min.
Max.
Units
tBTCP
TCK [BSCAN] Clock Pulse Width
40
ns
tBTCPH
TCK [BSCAN] Clock Pulse Width High
20
ns
tBTCPL
TCK [BSCAN] Clock Pulse Width Low
20
ns
tBTS
TCK [BSCAN] Setup Time
8
ns
tBTH
TCK [BSCAN] Hold Time
10
ns
tBTRF
TCK [BSCAN] Rise/Fall Time
50
mV/ns
tBTCO
TAP Controller Falling Edge of Clock to Valid Output
18
ns
tBTCODIS
TAP Controller Falling Edge of Clock to Valid Disable
18
ns
tBTCOEN
TAP Controller Falling Edge of Clock to Valid Enable
18
ns
tBTCRS
BSCAN Test Capture Register Setup Time
8
ns
tBTCRH
BSCAN Test Capture Register Hold Time
25
ns
tBUTCO
BSCAN Test Update Register, Falling Edge of Clock to Valid Output
45
ns
tBTUODIS
BSCAN Test Update Register, Falling Edge of Clock to Valid Disable
20
ns
tBTUPOEN
BSCAN Test Update Register, Falling Edge of Clock to Valid Enable
20
ns
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
MAX9950DCCB+D IC PPMU DUAL SPI 64TQFP
LFX125EB-04FN256I IC FPGA 139K GATES 256-BGA
MAX9949DCCB+D IC PPMU DUAL SPI 64TQFP
DS1402D-DR8+ CABLE 8' BLUE DOT TO RJ11
DS1402D-DB8+ CABLE 8' BLUE DOT TO BUTTON
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFX125EB-05FN516C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 E-Ser139K Gt ispJTA G 2.5/3.3V -5 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-3F256C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family
LFX125EB-3F256I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family
LFX125EB-3F516C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family
LFX125EB-3F516I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family