參數(shù)資料
型號(hào): LC5512MV-75QN208C
廠商: Lattice Semiconductor Corporation
文件頁(yè)數(shù): 89/99頁(yè)
文件大?。?/td> 0K
描述: IC CPLD 512MACROCELLS 208PQFP
標(biāo)準(zhǔn)包裝: 24
系列: ispXPLD® 5000MV
可編程類(lèi)型: 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1): 7.5ns
電壓電源 - 內(nèi)部: 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目: 16
宏單元數(shù): 512
輸入/輸出數(shù): 149
工作溫度: 0°C ~ 90°C
安裝類(lèi)型: 表面貼裝
封裝/外殼: 208-BFQFP
供應(yīng)商設(shè)備封裝: 208-PQFP(28x28)
包裝: 托盤(pán)
其它名稱(chēng): 220-1728
LC5512MV-75QN208C-ND
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
5
Figure 3. MFB in SuperWIDE Logic Mode
Figure 4. Macrocell Slice in Logic Mode AND-Array
To Routing
Reset
CLK0
CLK3
CLK1
CLK2
PTOE
Sharing
To
I/O
via
OSA
Carry
In
Carry Out
68 Inputs
from
Routing
68 Inputs
from
Adjacent
MFB
AND
Array
68
inputs
164
P-Term
Dual-OR
Gate
PT
Sharing
Array
Shared PT Reset
Shared PT Clk
32
Macrocells
32
Macrocell
Feedback
Signals
Shared PT Clk En
From
GRP
68
PTSA
From
n-7
Carry-in
To
n+7
PTSA Bypass
PT OE to
I/O Block
From
I/O Cell
PT Clock
PT Preset
PT Reset
Shared PT Reset
Shared
PT CE
CLK0
Shared PTCLK
CLK1
CLK2
CLK3
Global Reset
Clk En
Clk
R/L
D
PR
Q
AND Array
Dual-OR Array
Macrocell
Output
to I/O Block or
Internal Control
(See Pin Table
for Assignments)
GRP
Carry-out
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
GQM2195C2A150JB01D CAP CER 15PF 100V 5% NP0 0805
SG5841SZ_SB82167 IC CTLR PWM HI INTEGRATED 8-SOIC
172-E09-103R021 CONN DB9 MALE SOLDER CUP NKL
MIC39151-1.8BU IC REG LDO 1.8V 1.5A TO263-5
172-E15-113R001 CONN DB15 MALE SOLDER DIP NKL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LC5512MV-75QN208I 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LC5513D 制造商:Sanken Electric Co Ltd 功能描述:IC LED DRIVER NON-ISO 8DIP
LC551MCRO 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Analog IC
LC551PLID 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Analog IC
LC552 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:High Power Class B Amplifier