- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384544 > ISPLSI8600V-60LB492 (LATTICE SEMICONDUCTOR CORP) 3.3V In-System Programmable SuperBIG⑩ High Density PLD PDF資料下載
參數(shù)資料
| 型號： | ISPLSI8600V-60LB492 |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | 3.3V In-System Programmable SuperBIG⑩ High Density PLD |
| 中文描述： | EE PLD, 24 ns, PBGA492 |
| 封裝： | BGA-492 |
| 文件頁數(shù)： | 8/26頁 |
| 文件大?。?/td> | 333K |
| 代理商： | ISPLSI8600V-60LB492 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁
Specifications
ispLSI 8600V
8
Output Control Organization
In addition to the data input and output to the I/O cells,
each I/O cell can have up to six different I/O cell control
signals. In addition to the internal OE control, the five
control signals for each I/O cell consist of pin OE control,
clock enable, clock input, asynchronous preset and asyn-
chronous reset. All of the I/O control signals can be driven
either from the dedicated external input pins or from the
internal control bus.
The output enable of each I/O cell can be driven by 21
different sources
–
16 from the output control bus, four
from the Global OE pins and one from the Test OE pin.
Figure 5. Output Control Bus and Quadrant Organization
Quadrant 0, 16-Bit Wide Output Control Bus
(I/O B0-B4 <0-11>, QIOCLK0)
Quadrant 2, 16-Bit Wide Output Control Bus
(I/O B0-B4 <12-23>, QIOCLK2)
Q
(
Q
(
GLB
Generated
Output
Control
(see Figure 2)
From PT81
OE Bus/8600V.eps
The Global OE signals and Test OE signal are driven
from the dedicated external control input pins.
The 16-bit wide output control buses are organized in four
different quadrants as shown in Figure 5. Since each
GLB is capable of generating the output control signals,
each of the output control bus signals can be driven from
a unique GLB. The 30 GLBs can generate a total of 30
unique I/O control signals. Referring to Figure 2, the GLB
generates its output control signal from control product
term (PT81).
Figure 5 also illustrates how the quadrant clocks are
routed to the appropriate quadrant I/O cells.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI8600V-90LB272 | GT 14C 14#16 SKT RECP LINE |
| ISPLSI8600V-90LB492 | GT 14C 14#16 SKT RECP LINE |
| ISPLSI8840-110LB432 | In-System Programmable SuperBIG⑩ High Density PLD |
| ISPLSI8840-60LB432 | In-System Programmable SuperBIG⑩ High Density PLD |
| ISPLSI8840-90LB432 | In-System Programmable SuperBIG⑩ High Density PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI8600V-90LB272 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 5000MV RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI8600V-90LB492 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| ISPLSI8840-110LB432 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 5000MV HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI8840-60LB432 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 5000MV HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI8840-90LB432 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 5000MV HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。