- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384544 > ISPLSI5384VA-70LB388 (LATTICE SEMICONDUCTOR CORP) In-System Programmable 3.3V SuperWIDE⑩ High Density PLD PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI5384VA-70LB388 |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | In-System Programmable 3.3V SuperWIDE⑩ High Density PLD |
| 中文描述： | EE PLD, 19 ns, PBGA388 |
| 封裝： | THERMALLY ENHANCED, BGA-388 |
| 文件頁(yè)數(shù)： | 15/28頁(yè) |
| 文件大小： | 350K |
| 代理商： | ISPLSI5384VA-70LB388 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)當(dāng)前第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)
Specifications
ispLSI 5384VA
15
ispLSI 5384VA Timing Model
PT Controls
t
sck
t
pck
t
ptsacken
tpcken
tscken
#48
Register
t
mbp
#29
t
mlat
#30
t
msu
#32
Dedicated
Input Buffers
t
gclk0
t
gclk123
#58
#59
#60
#61
#62
#63
Output
Buffer
I/O
Pad
I/O
Pad
INPUT
OUTPUT
PTSA
GRP
t
grpi
GLB/Macrocell
t
andhs
t
goe
t
toe
t
grst
t
slfd
t
slf
t
sls
t
andlp
#39
t
5ptcom
t
5ptxcom
t
5ptreg
t
t
5ptxreg
t
ptsacom
t
srst
t
prst
t
poe
t
gpoe
t
idcom
t
idreg
#21
t
mh
t
mco
t
msuce
t
mrst
t
mhce
t
grpm
t
slsd
Slew
#28
#27
#25
#26
Input
Pad
Buffer Delays
t
odcom
#22
t
odreg
#23
t
odz
#24
AND Array
t
gclken1
t
gclken0
t
ftog
Input
Buffer
#56
#55
#38
#40
#44
#42
#41
#45
#43
#49
#46
#37
#33
#31
#35
#34
#36
#50
#51
#52
#53
#54
#57
Internal Timing Parameters
1
Over Recommended Operating Conditions
GRP
t
grpi
t
grpm
Global Control Delays
t
gclk01
t
gclk23
t
gclken0
t
gclken1
t
grst
t
goe
t
toe
57
58
GRP Delay from I/O Pad
GRP Delay from Macrocell
–
–
1.5
1.0
–
–
2
–
–
3
ns
ns
1.2
1.2
59
60
61
62
63
64
65
Global Clock 0 or 1 Delay
Global Clock 2 or 3 Delay
Global CLKEN 0 Delay
Global CLKEN 1 Delay
Global Set/Reset Delay
Global OE Delay
Test OE Delay
–
–
–
–
–
–
–
1.2
2.2
1.7
2.7
12.2
4.7
4.7
–
–
–
–
–
–
–
1.7
2.7
2.4
3.4
15.8
6.3
6.2
–
–
–
–
–
–
–
2.4
4.4
3.4
5.4
23.4
9.4
9.4
ns
ns
ns
ns
ns
ns
ns
-125
-100
-70
MIN
MAX
MIN
MAX
MIN
MAX
UNIT
PARAM
#
DESCRIPTION
1. Internal Timing Parameters are not tested and are for reference only.
Refer to Timing Model in this data sheet for further details.
Timing Rev 4.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI5384VA-100LQ208 | In-System Programmable 3.3V SuperWIDE⑩ High Density PLD |
| ISPLSI5384VA-70LQ208 | In-System Programmable 3.3V SuperWIDE⑩ High Density PLD |
| ISPLSI5384VA-125LB208 | In-System Programmable 3.3V SuperWIDE⑩ High Density PLD |
| ISPLSI5384VA-125LB272 | In-System Programmable 3.3V SuperWIDE⑩ High Density PLD |
| ISPLSI5512VA-70LQ208 | In-System Programmable 3.3V SuperWIDE⑩ High Density PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI5384VA-70LB388I | 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI5384VA-70LQ208 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5384VE-100LB272 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5384VE-100LB272I | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5384VE-100LF256 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。