- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄384543 > ISPLSI5128VE-80LT128I (LATTICE SEMICONDUCTOR CORP) In-System Programmable 3.3V SuperWIDE High Density PLD PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI5128VE-80LT128I |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類(lèi)： | PLD |
| 英文描述： | In-System Programmable 3.3V SuperWIDE High Density PLD |
| 中文描述： | EE PLD, 12 ns, PQFP128 |
| 封裝： | TQFP-128 |
| 文件頁(yè)數(shù)： | 15/21頁(yè) |
| 文件大?。?/td> | 211K |
| 代理商： | ISPLSI5128VE-80LT128I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)當(dāng)前第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)
Specifications
ispLSI 5128VE
15
Internal Timing Parameters
Over Recommended Operating Conditions
In/Out Delays
t
in
t
gclk_in
t
rst
t
goe
t
buf
t
en
t
dis
Routing/GLB Delays
t
route
t
pdb
t
pdi
t
ptsa
t
fbk
t
inreg
Register/Latch Delays
t
s
t
s_pt
t
h
t
coi
t
sl
t
hl
t
goi
t
pdli
t
ces
t
ceh
t
sri
t
srr
Control Delays
t
ptclk
t
bclk
t
ptsr
t
bsr
t
ptoe
t
gptoe
Input Buffer Delay
Global Clock Buffer Input Delay (clk0)
Global Reset Pin Delay
Global OE Pin Delay
Output Buffer Delay
Output Enable Delay
Output Disable Delay
–
–
–
–
–
–
–
0.9
1.0
4.4
2.5
1.1
1.0
1.0
–
–
–
–
–
–
–
1.3
1.3
6.6
3.9
2.2
1.6
1.6
–
–
–
–
–
–
–
2.3
1.8
7.1
5.9
2.7
1.6
1.6
–
–
–
–
–
–
–
2.3
1.8
7.1
7.4
3.7
1.6
1.6
ns
ns
ns
ns
ns
ns
ns
GRP and Logic Delay
5-pt Bypass Propagation Delay
Combinatorial Propagation Delay
Product Term Sharing Array
Internal Feedback Delay
Input Buffer to Macrocell Register Delay
–
–
–
–
–
–
2.7
0.3
1.0
1.3
0.0
2.0
–
–
–
–
–
–
3.6
0.4
0.0
2.4
0.0
2.5
–
–
–
–
–
–
4.0
1.0
0.0
3.0
0.0
2.5
–
–
–
–
–
–
4.5
1.5
0.0
4.5
0.5
3.5
ns
ns
ns
ns
ns
ns
Register Setup Time
Register Setup Time (Product Term Clock)
Register Hold Time
Register Clock to GLB Output Delay
Latch Setup Time
Latch Hold Time
Latch Gate to GLB Output Delay
GLB Latch propagation Delay
Clock Enable Setup Time
Clock Enable Hold Time
Asynchronous Set/Reset to GLB Output Delay
Asynchronous Set/Reset Recovery Time
0.6
0.6
2.4
–
0.6
2.4
–
–
4.1
0.3
–
1.1
–
–
–
1.0
1.0
3.0
–
1.0
3.0
–
–
4.3
1.7
–
1.2
–
–
–
1.5
1.5
4.0
–
1.5
4.0
–
–
5.3
2.7
–
1.2
–
–
–
1.5
1.5
5.0
–
1.5
5.0
–
–
6.3
3.7
–
2.2
–
–
–
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
0.9
–
–
0.9
1.0
–
–
0.5
–
1.0
–
–
1.0
1.5
–
–
1.2
–
1.5
–
–
1.5
2.0
–
–
1.7
–
1.5
–
–
1.5
2.5
–
–
2.2
–
Macrocell PT Clock Delay
Block PT Clock Delay
Macrocell PT Set/Reset Delay
Block PT Set/Reset Delay
Macrocell PT OE Delay
Global PT OE Delay
–
–
–
–
–
–
0.4
1.4
1.8
2.8
1.4
2.4
–
–
–
–
–
–
0.4
1.9
3.7
5.7
2.0
7.5
–
–
–
–
–
–
0.5
2.5
4.8
6.8
2.1
7.6
–
–
–
–
–
–
0.5
2.5
4.8
6.8
3.6
8.6
ns
ns
ns
ns
ns
ns
-180
-125
-100
-80
MIN
MAX MIN MAX MIN MAX MIN
MAX
UNIT
PARAMETER
DESCRIPTION
Note: Internal Timing Parameters are not tested and are for reference only. Refer to Timing Model in this data sheet
for further details.
Timing v.2.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI5128VE-100LT128 | In-System Programmable 3.3V SuperWIDE High Density PLD |
| ISPLSI5128VE-100LT128I | In-System Programmable 3.3V SuperWIDE High Density PLD |
| ISPLSI5128VE-125LT128 | In-System Programmable 3.3V SuperWIDE High Density PLD |
| ISPLSI5128VE-125LT128I | In-System Programmable 3.3V SuperWIDE High Density PLD |
| ISPLSI5128VE-180LT128 | In-System Programmable 3.3V SuperWIDE High Density PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI5256VA-100LB208 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5256VA-100LB208I | 制造商:Lattice Semiconductor Corporation 功能描述:COMPLEX-EEPLD, 256-CELL, 13NS PROP DELAY, 208 Pin, Plastic, BGA |
| ISPLSI5256VA-100LB272 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5256VA-100LQ208 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5256VA-125LB208 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。