參數(shù)資料
型號(hào)： ISPLSI3256A-50LM
廠商： LATTICE SEMICONDUCTOR CORP
元件分類： PLD
英文描述： In-System Programmable High Density PLD
中文描述： EE PLD, 24.5 ns, MQFP160
封裝： MQFP-160
文件頁(yè)數(shù)： 7/13頁(yè)
文件大?。?/td> 163K
代理商： ISPLSI3256A-50LM
Specifications
ispLSI 3256A
7
UA E
–
–
Internal Timing Parameters
1
Over Recommended Operating Conditions
t
iobp
t
iolat
t
iosu
t
ioh
t
ioco
t
ior
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036C/3256A
Inputs
UNITS
-70
MIN.
-50
MIN.
MAX.
MAX.
DESCRIPTION
#
2
PARAMETER
24 I/O Register Bypass
25 I/O Latch Delay
26 I/O Register Setup Time before Clock
27 I/O Register Hold Time after Clock
–
–
–
–
3.3
15.8
–
–
ns
ns
ns
ns
–
–
8.6
-7.0
GRP
t
grp
GLB
t
4ptbp
t
4ptbp
28 I/O Register Clock to Out Delay
29 I/O Register Reset to Out Delay
–
–
–
–
5.3
4.9
ns
ns
30 GRP Delay
–
–
4.1
ns
31 4 Product Term Bypass Path Delay (Comb.)
32 4 Product Term Bypass Path Delay (Reg.)
–
–
–
–
7.6
7.6
ns
ns
t
1ptxor
t
20ptxor
t
xoradj
t
gbp
t
gsu
t
gh
t
gco
t
gro
t
ptre
t
ptoe
t
ptck
ORP
t
orp
t
orpbp
33 1 Product Term/XOR Path Delay
34 20 Product Term/XOR Path Delay
35 XOR Adjacent Path Delay
36 GLB Register Bypass Delay
–
–
–
–
–
–
–
–
8.8
10.1
11.1
0.1
ns
ns
ns
ns
37 GLB Register Setup Time before Clock
38 GLB Register Hold Time after Clock
–
–
2.4
8.2
–
–
ns
ns
39 GLB Register Clock to Output Delay
–
–
2.2
ns
3
40 GLB Register Reset to Output Delay
41 GLB Product Term Reset to Register Delay
42 GLB Product Term Output Enable to I/O Cell Delay
43 GLB Product Term Clock Delay
–
–
–
–
–
–
3.8
14.2
7.3
8.5
ns
ns
ns
ns
4.3
44 ORP Delay
45 ORP Bypass Delay
–
–
3.6
1.6
ns
ns
6.2
-5.2
1.8
6.0
2.4
12.4
4.2
3.6
3.0
5.9
5.9
6.4
7.4
8.1
0.1
1.8
2.8
10.5
5.4
6.3
3.2
2.7
1.2
-90
MIN. MAX.
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
5.7
-3.7
1.0
4.8
1.9
10.9
4.2
2.8
2.4
4.8
4.8
5.4
6.4
6.9
0.1
1.6
2.6
8.6
4.9
5.3
2.8
2.3
0.9
相關(guān)PDF資料
PDF描述
ISPLSI3256A-70LQI In-System Programmable High Density PLD
ISPLSI3256A-50LMI In-System Programmable High Density PLD
ISPLSI3256A-70LM In-System Programmable High Density PLD
ISPLSI3256A-70LQ In-System Programmable High Density PLD
ISPLSI3256A-90LM In-System Programmable High Density PLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI3256A-70LQI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI3256A-90LQ 制造商:Lattice Semiconductor Corporation 功能描述:
ISPLSI3256E100LB320 制造商:LATTICE 功能描述:*
ispLSI3256E-100LB320 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI3256E-70LB320 制造商:Rochester Electronics LLC 功能描述: 制造商:Lattice Semiconductor Corporation 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*