參數(shù)資料
型號(hào): ISPLSI2064VE-200LT44
廠商: LATTICE SEMICONDUCTOR CORP
元件分類: PLD
英文描述: 3.3V In-System Programmable High Density SuperFAST⑩ PLD
中文描述: EE PLD, 7 ns, PQFP44
封裝: 10 X 10 MM, 0.80 MM PITCH, TQFP-44
文件頁(yè)數(shù): 7/15頁(yè)
文件大?。?/td> 200K
代理商: ISPLSI2064VE-200LT44
7
Specifications
ispLSI 2064VE
Internal Timing Parameters
1
Over Recommended Operating Conditions
t
io
t
din
GRP
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036/2064VE
Inputs
UNITS
-135
-200
MIN.
-100
MIN.
MAX.
MIN. MAX.
MAX.
DESCRIPTION
#
2
PARAMETER
20 Input Buffer Delay
21 Dedicated Input Delay
ns
ns
t
grp
GLB
t
4ptbpc
t
4ptbpr
22 GRP Delay
ns
t
1ptxor
t
20ptxor
t
xoradj
t
gbp
t
gsu
t
gh
t
gco
t
gro
t
ptre
t
ptoe
t
ptck
ORP
t
orp
t
orpbp
Outputs
25 1 Product Term/XOR Path Delay
26 20 Product Term/XOR Path Delay
27 XOR Adjacent Path Delay
28 GLB Register Bypass Delay
ns
ns
ns
ns
29 GLB Register Setup Time before Clock
30 GLB Register Hold Time after Clock
ns
ns
31 GLB Register Clock to Output Delay
ns
3
32 GLB Register Reset to Output Delay
33 GLB Product Term Reset to Register Delay
34 GLB Product Term Output Enable to I/O Cell Delay
35 GLB Product Term Clock Delay
ns
ns
ns
ns
t
ob
t
sl
t
oen
t
odis
t
goe
Clocks
38 Output Buffer Delay
39 Output Slew Limited Delay Adder
40 I/O Cell OE to Output Enabled
41 I/O Cell OE to Output Disabled
42 Global Output Enable
ns
ns
ns
ns
ns
23 4 Product Term Bypass Path Delay (Combinatorial)
24 4 Product Term Bypass Path Delay (Registered)
ns
ns
36 ORP Delay
37 ORP Bypass Delay
ns
ns
t
gy0
t
gy1/2
Global Reset
43 Clock Delay, Y0 to Global GLB Clock Line (Ref. clock)
44 Clock Delay, Y1 or Y2 to Global GLB Clock Line
ns
ns
t
gr
45 Global Reset to GLB
0.5
1.1
0.6
2.9
2.9
2.9
0.0
0.3
0.4
4.3
3.9
4.0
1.5
2.0
3.0
3.0
2.0
1.4
1.9
1.5
0.5
1.2
1.4
3.6
1.2
1.8
1.0
1.2
1.4
0.5
1.7
1.2
4.7
4.7
4.7
0.5
0.3
1.1
6.1
6.9
5.0
1.6
2.0
3.4
3.4
3.6
3.7
3.7
1.5
0.5
1.6
1.8
5.8
1.2
3.8
1.6
1.6
1.8
0.7
2.5
1.8
6.2
6.2
6.2
1.0
0.3
3.1
7.1
9.1
5.6
1.6
2.0
3.4
3.4
5.6
5.2
4.7
1.7
0.7
2.4
2.6
7.1
1.7
4.8
2.6
2.4
2.6
ns
相關(guān)PDF資料
PDF描述
ISPLSI2064VL-135LT44 2.5V In-System Programmable SuperFAST⑩ High Density PLD
ISPLSI2064VL-100LB100 2.5V In-System Programmable SuperFAST⑩ High Density PLD
ISPLSI2064VL-135LT44I 2.5V In-System Programmable SuperFAST⑩ High Density PLD
ISPLSI2064VL-165LB100 2.5V In-System Programmable SuperFAST⑩ High Density PLD
ISPLSI2064VL-165LJ44 2.5V In-System Programmable SuperFAST⑩ High Density PLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI2064VE-200LTN100 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2064VE-200LTN44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2064VE-280LB100 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2064VE-280LT100 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2064VE-280LT44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100