- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384537 > ISPLSI1032EA-200 (Lattice Semiconductor Corporation) In-System Programmable High Density PLD PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI1032EA-200 |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | In-System Programmable High Density PLD |
| 中文描述： | 在系統(tǒng)可編程高密度可編程邏輯器件 |
| 文件頁(yè)數(shù)： | 11/16頁(yè) |
| 文件大?。?/td> | 172K |
| 代理商： | ISPLSI1032EA-200 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)當(dāng)前第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
11
Specifications
ispLSI 1032EA
Internal Timing Parameters
1
t
ob
t
sl
1. Internal Timing Parameters are not tested and are for reference only.
Table 2-0037B/1032EA
Outputs
UNITS
-100
MIN.
MIN.
MAX.
MAX.
DESCRIPTION
#
PARAM.
50 Output Buffer Delay
51 Output Buffer Delay, Slew Limited Adder
ns
ns
t
oen
t
odis
t
goe
52 I/O Cell OE to Output Enabled
53 I/O Cell OE to Output Disabled
54 Global OE
ns
ns
ns
t
gy0
t
gy1/2
t
gcp
t
ioy2/3
t
iocp
55 Clock Delay, Y0 to Global GLB Clk Line (Ref. Clock)
ns
Global Reset
t
gr
Clocks
60 Global Reset to GLB and I/O Registers
ns
56 Clock Delay, Y1 or Y2 to Global GLB Clock Line
57 Clock Delay, Clock GLB to Global GLB Clock Line
58 Clock Delay, Y2 or Y3 to I/O Cell Global Clock Line
59 Clock Delay, Clock GLB to I/O Cell Global Clock Line
ns
ns
ns
ns
-125
—
—
—
—
—
1.1
0.9
0.8
0.0
0.8
—
2.0
5.0
5.1
5.1
3.9
1.9
1.5
1.8
0.0
2.8
5.1
—
—
—
—
—
1.9
1.5
0.8
0.0
0.8
—
1.7
5.0
4.0
4.0
3.0
1.1
0.9
1.8
0.0
2.8
2.1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI1032EA-200LT100 | In-System Programmable High Density PLD |
| ISPLSI1048C | In-System Programmable High Density PLD |
| ISPLSI1048EA-125LQ128 | In-System Programmable High Density PLD |
| ISPLSI1048EA-170LQ128 | In-System Programmable High Density PLD |
| ISPLSI1048EA-100LQ128 | In-System Programmable High Density PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1032EA-200LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI103L-80LJ | 制造商:LATT 功能描述: |
| ISPLSI1048-50LG/883 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| ispLSI1048-50LQ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ispLSI1048-50LQI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。