參數(shù)資料
型號(hào)： ISPLSI1032E-100LT
廠(chǎng)商： LATTICE SEMICONDUCTOR CORP
元件分類(lèi)： PLD
英文描述： In-System Programmable High Density PLD
中文描述： EE PLD, 12.5 ns, PQFP100
封裝： TQFP-100
文件頁(yè)數(shù)： 5/16頁(yè)
文件大?。?/td> 164K
代理商： ISPLSI1032E-100LT
5
Specifications
ispLSI 1032E
USEispLS 1032EAFORNEWDESGNS
t
pd1
t
pd2
f
max (Int.)
f
max (Ext.)
f
max (Tog.)
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
UNITS
TEST
1. Unless noted otherwise, all parameters use the GRP, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model
in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030A/1032E
1
4
1
tsu2 + tco1
( )
-100
–
–
100
DESCRIPTION
#
2
PARAMETER
Data Propagation Delay, 4PT Bypass, ORP Bypass
Data Propagation Delay, Worst Case Path
Clock Frequency with Internal Feedback
10.0
12.5
ns
ns
MHz
–
–
–
–
4
5
6
Clock Frequency with External Feedback
Clock Frequency, Max. Toggle
GLB Reg. Setup Time before Clock,4 PT Bypass
–
–
–
MHz
MHz
ns
7
GLB Reg. Clock to Output Delay, ORP Bypass
–
ns
–
8
GLB Reg. Hold Time after Clock, 4 PT Bypass
–
ns
–
–
–
–
B
C
B
C
9
11
12
13
14
15
16
17
GLB Reg. Setup Time before Clock
GLB Reg. Clock to Output Delay
GLB Reg. Hold Time after Clock
Ext. Reset Pin to Output Delay
Ext. Reset Pulse Duration
Input to Output Enable
Input to Output Disable
Global OE Output Enable
Global OE Output Disable
–
ns
ns
ns
ns
ns
ns
ns
ns
ns
–
–
–
–
–
–
–
–
t
wh
t
wl
t
su3
t
h3
–
–
18
19
External Synchronous Clock Pulse Duration, High
External Synchronous Clock Pulse Duration, Low
4.0
4.0
ns
ns
–
20
I/O Reg. Setup Time before Ext. Sync Clock (Y2, Y3)
–
ns
–
21
I/O Reg. Hold Time after Ext. Sync. Clock (Y2, Y3)
–
ns
71.0
125
7.0
0.0
8.0
0.0
6.5
3.5
0.0
6.0
7.0
13.5
15.0
15.0
9.0
9.0
–
–
( )
twh + tw1
1
-125
–
–
125
7.5
10.0
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
3.0
3.0
–
–
91.0
167
5.0
0.0
6.0
0.0
5.0
3.0
0.0
5.0
6.0
10.0
12.0
12.0
7.0
7.0
–
–
External Timing Parameters
Over Recommended Operating Conditions
相關(guān)PDF資料
PDF描述
ISPLSI1032E-100LJ High-Density Programmable Logic
ISPLSI1032E-100LT High-Density Programmable Logic
ISPLSI1032E-70LT High-Density Programmable Logic
ISPLSI1032E-125LT In-System Programmable High Density PLD
ISPLSI1032E-70LTI High-Density Programmable Logic
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI1032E100LTI 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1032E100LTN 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ispLSI1032E-100LTN 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1032E100LTNI 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1032E125LJ 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*