- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384536 > ISPLSI1016EA-125LT44 (LATTICE SEMICONDUCTOR CORP) In-System Programmable High Density PLD PDF資料下載
參數(shù)資料
| 型號： | ISPLSI1016EA-125LT44 |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | In-System Programmable High Density PLD |
| 中文描述： | EE PLD, 10 ns, PQFP44 |
| 封裝： | TQFP-44 |
| 文件頁數(shù)： | 7/13頁 |
| 文件大小： | 162K |
| 代理商： | ISPLSI1016EA-125LT44 |
7
Specifications
ispLSI 1016EA
Internal Timing Parameters
1
t
iobp
t
iolat
t
iosu
t
ioh
t
ioco
t
ior
t
din
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036A/1016EA
v.2.6
Inputs
UNITS
DESCRIPTION
#
2
PARAM.
22 I/O Register Bypass
23 I/O Latch Delay
24 I/O Register Setup Time before Clock
25 I/O Register Hold Time after Clock
26 I/O Register Clock to Out Delay
27 I/O Register Reset to Out Delay
28 Dedicated Input Delay
ns
ns
ns
ns
ns
ns
ns
GLB
t
4ptbpc
t
4ptbpr
t
1ptxor
t
20ptxor 36 20 Product Term/XOR Path Delay
t
xoradj
37 XOR Adjacent Path Delay
t
gbp
38 GLB Register Bypass Delay
t
gsu
39 GLB Register Setup Time before Clock
t
gh
40 GLB Register Hold Time after Clock
t
gco
41 GLB Register Clock to Output Delay
t
gro
42 GLB Register Reset to Output Delay
t
ptre
43 GLB Product Term Reset to Register Delay
t
ptoe
44 GLB Product Term Output Enable to I/O Cell Delay
t
ptck
45 GLB Product Term Clock Delay
t
gfb
46 GLB Feedback Delay
35 1 ProductTerm/XOR Path Delay
ns
ns
ns
ns
ns
ns
ns
3
ns
ns
ns
ns
ns
ORP
t
orp
t
orpbp
GRP
t
grp1
33 4 ProductTerm Bypass Path Delay (Combinatorial)
ns
34 4 Product Term Bypass Path Delay (Registered)
ns
47 ORP Delay
48 ORP Bypass Delay
ns
ns
t
grp16
32 GRP Delay, 16 GLB Loads
ns
t
grp8
31 GRP Delay, 8 GLB Loads
ns
t
grp4
30 GRP Delay, 4 GLB Loads
ns
29 GRP Delay, 1 GLB Load
ns
MIN. MAX.
-200
—
—
3.0
0.0
—
—
—
—
—
—
—
—
—
—
—
1.5
—
—
—
0.2
1.0
—
—
—
—
—
—
0.3
4.0
—
—
4.0
4.0
1.1
1.9
1.9
1.9
0.6
1.4
3.8
2.5
2.1
2.5
0.0
1.7
1.8
—
—
0.8
0.1
2.1
1.7
1.5
1.3
-100
MIN.
MIN.
MAX.
MAX.
-125
—
—
3.4
0.0
—
—
—
—
—
—
—
—
—
—
—
3.5
—
—
0.3
4.0
—
—
—
—
—
—
0.3
4.0
—
—
4.6
4.6
1.9
3.6
3.6
3.6
1.2
1.4
4.9
3.8
5.7
3.9
3.4
3.1
—
—
1.3
0.2
2.5
2.1
1.9
1.7
—
—
3.0
0.0
—
—
—
—
—
—
—
—
—
—
—
2.8
—
—
0.3
3.5
—
—
—
—
—
—
0.4
4.0
—
—
5.0
5.0
2.2
4.3
4.3
4.3
2.1
1.7
5.0
4.5
7.2
4.7
4.9
4.9
—
—
—
0.3
—
0.3
1.4
0.4
2.9
2.5
2.3
2.1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI1016EA-200LJ44 | In-System Programmable High Density PLD |
| ISPLSI1016EA-200LT44 | In-System Programmable High Density PLD |
| ispLSI1016 | In-System Programmable High Density PLD |
| ISPLSI1016E | In-System Programmable High Density PLD |
| ISPLSI1016E-125LJ | In-System Programmable High Density PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1016EA-200LJ44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016EA-200LT44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1024-50LJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| ISPLSI1024-60LH/883 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1024-60LJ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。