- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384536 > ispLSI1016 (Lattice Semiconductor Corporation) In-System Programmable High Density PLD PDF資料下載
參數(shù)資料
| 型號： | ispLSI1016 |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | In-System Programmable High Density PLD |
| 中文描述： | 在系統(tǒng)可編程高密度可編程邏輯器件 |
| 文件頁數(shù)： | 6/13頁 |
| 文件大?。?/td> | 162K |
| 代理商： | ISPLSI1016 |
6
Specifications
ispLSI 1016EA
External Timing Parameters
Over Recommended Operating Conditions
t
pd1
t
pd2
f
max (Int.)
f
max (Ext.)
f
max (Tog.)
t
su1
t
co1
t
h1
t
su2
t
co2
t
h2
t
r1
t
rw1
t
ptoeen
t
ptoedis
t
goeen
t
goedis
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model
in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030A/1016EA
v.2.6
1
4
3
1
( )
DESCRIPTION
#
2
PARAMETER
A
A
A
1
2
3
Data Propagation Delay, 4PT Bypass, ORP Bypass
Data Propagation Delay, Worst Case Path
Clock Frequency with Internal Feedback
ns
ns
MHz
—
—
—
4
5
6
Clock Frequency with External Feedback
Clock Frequency, Max. Toggle
GLB Reg. Setup Time before Clock,4 PT Bypass
MHz
MHz
ns
A
7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
—
8
GLB Reg. Hold Time after Clock, 4 PT Bypass
ns
—
—
—
A
—
B
C
B
C
9
GLB Reg. Setup Time before Clock
GLB Reg. Clock to Output Delay
GLB Reg. Hold Time after Clock
Ext. Reset Pin to Output Delay
Ext. Reset Pulse Duration
Input to Output Enable
Input to Output Disable
Global OE Output Enable
Global OE Output Disable
ns
ns
ns
ns
ns
ns
ns
ns
ns
10
11
12
13
14
15
16
17
t
wh
t
wl
t
su3
t
h3
—
—
18
19
External Synchronous Clock Pulse Duration, High
External Synchronous Clock Pulse Duration, Low
ns
ns
—
20
I/O Reg. Setup Time before Ext. Sync Clock (Y1)
ns
—
21
I/O Reg. Hold Time after Ext. Sync. Clock (Y1)
ns
( )
1
-200
MIN. MAX.
—
—
200
4.5
6.0
—
—
—
—
—
—
—
4.0
—
0.0
—
5.5
—
3.5
—
7.0
7.0
4.5
4.5
—
—
—
—
2.0
2.0
—
—
143
250
3.0
0.0
3.5
3.0
0.0
3.5
—
—
-100
MIN. MAX.
—
—
100
10.0
12.5
—
—
—
—
—
—
—
7.0
—
0.0
—
—
6.5
—
—
—
—
—
4.0
4.0
—
—
77
125
6.0
0.0
7.0
3.5
0.0
6.0
13.5
15.0
15.0
9.0
9.0
—
—
-125
MIN. MAX.
—
—
125
7.5
10.0
—
—
—
—
—
—
—
5.5
—
0.0
—
—
5.0
—
—
—
—
—
3.0
3.0
—
—
100
167
4.5
0.0
5.5
3.0
0.0
4.5
10.0
12.0
12.0
7.0
7.0
—
—
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI1016E | In-System Programmable High Density PLD |
| ISPLSI1016E-125LJ | In-System Programmable High Density PLD |
| ISPLSI1016E-125LT44 | In-System Programmable High Density PLD |
| ISPLSI1016E-80LJ | In-System Programmable High Density PLD |
| ISPLSI1016E-80LJI | In-System Programmable High Density PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI1016-110LJ | 功能描述:CPLD - 復雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1016-125LT | 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI1016-50LJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| ispLSI1016-60LJ | 功能描述:CPLD - 復雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ispLSI1016-60LJI | 功能描述:CPLD - 復雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。