- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9949 > IDT72815LB25BG (IDT, Integrated Device Technology Inc)IC FIFO SYNC DUAL 512X18 121BGA PDF資料下載
參數(shù)資料
| 型號： | IDT72815LB25BG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 15/26頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FIFO SYNC DUAL 512X18 121BGA |
| 標準包裝： | 63 |
| 系列： | 7200 |
| 功能： | 同步 |
| 存儲容量： | 9.2K（512 x 18） |
| 數(shù)據(jù)速率： | 40MHz |
| 訪問時間： | 25ns |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 121-BBGA |
| 供應商設備封裝： | 121-PBGA（15x15） |
| 包裝： | 托盤 |
| 其它名稱： | 72815LB25BG |
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
IDT72805LB/72815LB/72825LB/72835LB/72845LB CMOS Dual SyncFIFOTM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 and 4,096 x 18
22
JANUARY 13, 2009
Figure 27.
OR
OR Flag Timing and First Word Fall Through when FIFO is Empty (FWFT mode)
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that
EF will go HIGH after one RCLK cycle plus tREF. If the time between the rising edge
of WCLK and the rising edge of RCLK is less than tSKEW1. then the
EF deassertion may be delayed an extra RCLK cycle.
2.
LD = HIGH
3. Select this mode by setting (
FL, RXI, WXI) = (0,1,0) or (1,1,0) during Reset.
Figure 26. Read Cycle Timing with Double Register-Buffered
EF
EF (IDT Standard Timing)
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge for
OR to go HIGH during the current cycle. If the time between the rising edge of WLCK and the rising
edge of RCLK is less than tSKEW1, then the
OR deassertion may be delayed one extra RCLK cycle.
2.
LD = HIGH, OE = LOW
3. Select this mode by setting (
FL, RXI, WXI) = (0,0,1) or (1,0,1) during Reset.
NO OPERATION
RCLK
REN
EF
tCLKL
tENH
tREF
LAST WORD
tA
tOLZ
tOE
Q0 - Q17
OE
WCLK
WEN
3139 drw 26
D0 - D17
tENS
tENH
tDS
tDH
FIRST WORD
tOHZ
tCLK
12
tREF
tSKEW1
tCLKH
(1)
W1
W2
W4
W[n +2]
W[n+3]
WCLK
WEN
D0
- D17
RCLK
tDH
tDS
tENS
tSKEW1
REN
Q0
- Q17
tDS
tA
tREF
OR
W1
DATA IN OUTPUT REGISTER
(1)
W3
1
2
3
tENH
tREF
3139 drw 27
相關PDF資料 |
PDF描述 |
|---|---|
| MS27468T15F97S | CONN RCPT 12POS JAM NUT W/SCKT |
| MS27472E10F99P | CONN RCPT 7POS WALL MT W/PINS |
| IDT72T3665L5BBI | IC FIFO 4096X36 5NS 208-BGA |
| V150B24M250B2 | CONVERTER MOD DC/DC 24V 250W |
| IDT72V3680L15PFI8 | IC FIFO SS 16384X36 15NS 128TQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72815LB25BG8 | 功能描述:IC FIFO SYNC DUAL 512X18 121BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72815LB25PF | 功能描述:IC FIFO SYNC DUAL 512X18 128TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72815LB25PF8 | 功能描述:IC FIFO SYNC DUAL 512X18 128TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT7281L12PA | 功能描述:IC MEM FIFO 512X9 12NS 56-TSSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:80 系列:7200 功能:同步 存儲容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
| IDT7281L12PA8 | 功能描述:IC MEM FIFO 512X9 12NS 56-TSSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:80 系列:7200 功能:同步 存儲容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
發(fā)布緊急采購，3分鐘左右您將得到回復。