<dfn id="yxnko"><input id="yxnko"><legend id="yxnko"></legend></input></dfn>
  • <var id="yxnko"><pre id="yxnko"></pre></var>
  • <code id="yxnko"></code>
  • <var id="yxnko"><tbody id="yxnko"><output id="yxnko"></output></tbody></var>
    參數(shù)資料
    型號: IDT72255LA15TF8
    廠商: IDT, Integrated Device Technology Inc
    文件頁數(shù): 15/27頁
    文件大小: 0K
    描述: IC FIFO 8KX18 LP 15NS 64QFP
    標準包裝: 1,250
    系列: 7200
    功能: 同步
    存儲容量: 144K(8K x 18)
    訪問時間: 15ns
    電源電壓: 4 V ~ 5.5 V
    工作溫度: 0°C ~ 70°C
    安裝類型: 表面貼裝
    封裝/外殼: 64-LQFP
    供應(yīng)商設(shè)備封裝: 64-TQFP(10x10)
    包裝: 帶卷 (TR)
    其它名稱: 72255LA15TF8
    22
    IDT72255LA/72265LA CMOS SuperSync FIFO
    8,192 x 18 and 16,384 x 18
    COMMERCIAL AND INDUSTRIAL
    TEMPERATURE RANGES
    JANUARY 13, 2009
    NOTES:
    1. m =
    PAF offset.
    2. D = maximum FIFO depth.
    In IDT Standard mode: D = 8,192 for the IDT72255LA and 16,384 for the IDT72265LA.
    In FWFT mode: D = 8,193 for the IDT72255LA and 16,385 for the IDT72265LA.
    3. tSKEW2 is the minimum time between a rising RCLK edge and a rising WCLK edge to guarantee that
    PAF will go HIGH (after one WCLK cycle plus tPAF). If the time between the
    rising edge of RCLK and the rising edge of WCLK is less than tSKEW2, then the
    PAF deassertion time may be delayed one extra WCLK cycle.
    4.
    PAF is asserted and updated on the rising edge of WCLK only.
    Figure 16. Programmable Almost-Full Flag Timing (IDT Standard and FWFT Modes)
    WCLK
    tENH
    tCLKH
    tCLKL
    RCLK
    (3)
    tPAF
    4670 drw 19
    tENS
    tENH
    tENS
    D - (m+1) words in FIFO(2)
    tPAF
    D - m words in FIFO(2)
    tSKEW2
    1
    2
    12
    D-(m+1) words
    in FIFO(2)
    RCLK
    Q0 - Q15
    tLDH
    tLDS
    tENS
    DATA IN OUTPUT
    REGISTER
    PAE
    OFFSET
    PAF
    OFFSET
    tENH
    tLDH
    4670 drw 18
    tCLK
    tA
    tCLKH
    tCLKL
    NOTE:
    1.
    OE = LOW
    Figure 15. Parallel Read of Programmable Flag Registers (IDT Standard and FWFT Modes)
    WCLK
    D0 - D15
    4670 drw 17
    tLDS
    tENS
    PAE
    OFFSET
    PAF
    OFFSET
    tDS
    tDH
    tLDH
    tENH
    tCLK
    tLDH
    tENH
    tDH
    tCLKH
    tCLKL
    Figure 14. Parallel Loading of Programmable Flag Registers (IDT Standard and FWFT Modes)
    相關(guān)PDF資料
    PDF描述
    VI-26L-IW-F1 CONVERTER MOD DC/DC 28V 100W
    VI-26K-IX-B1 CONVERTER MOD DC/DC 40V 75W
    VI-26K-IW-F4 CONVERTER MOD DC/DC 40V 100W
    VI-26J-IX-B1 CONVERTER MOD DC/DC 36V 75W
    MS27497T10B35SD CONN RCPT 13POS WALL MNT W/SCKT
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    IDT72255LA15TFI 功能描述:IC FIFO 8KX18 LP 15NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K(16K x 18) 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(14x14) 包裝:托盤 其它名稱:72271LA10PF
    IDT72255LA15TFI8 功能描述:IC FIFO 8KX18 LP 15NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K(16K x 18) 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(14x14) 包裝:托盤 其它名稱:72271LA10PF
    IDT72255LA20PF 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K(16K x 18) 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(14x14) 包裝:托盤 其它名稱:72271LA10PF
    IDT72255LA20PF8 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K(16K x 18) 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(14x14) 包裝:托盤 其它名稱:72271LA10PF
    IDT72255LA20PFI 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K(16K x 18) 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(14x14) 包裝:托盤 其它名稱:72271LA10PF