參數(shù)資料
型號(hào)： IDT7140SA25PFG
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： SRAM
英文描述： HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM
中文描述： 1K X 8 DUAL-PORT SRAM, 25 ns, PQFP64
封裝： 14 X 14 MM, 1.40 MM HEIGHT, GREEN, TQFP-64
文件頁(yè)數(shù)： 4/19頁(yè)
文件大?。?/td> 149K
代理商： IDT7140SA25PFG
IDT7130SA/LA and IDT7140SA/LA
High-Speed 1K x 8 Dual-Port Static SRAM
Military, Industrial and Commercial Temperature Ranges
12
AC Electrical Characteristics Over the
Operating Temperature and Supply Voltage Range(7)
NOTES:
1.
PLCC, TQFP and STQFP packages only.
2.
Port-to-port delay through RAM cells from the writing port to the reading port, refer to “Timing Waveform of Write with Port -to-Port Read and
BUSY."
3.
To ensure that the earlier of the two ports wins.
4.
tBDD is a calculated parameter and is the greater of 0, tWDD – tWP (actual) or tDDD – tDW (actual).
5.
To ensure that a write cycle is inhibited on port 'B' during contention on port 'A'.
6.
To ensure that a write cycle is completed on port 'B' after contention on port 'A'.
7.
'X' in part numbers indicates power rating (S or L).
7130X20
(1)
7140X20
(1)
Com'l Only
7130X25
7140X25
Com'l, Ind
& Military
7130X35
7140X35
Com'l
& Military
Symbol
Parameter
Min.Max.Min.Max.Min.
Max.
Unit
BUSY TIMING (For MASTER IDT 7130)
tBAA
BUSY Access Time from Address
____
20
____
20
____
20
ns
tBDA
BUSY Disable Time from Address
____
20
____
20
____
20
ns
tBAC
BUSY Access Time from Chip Enable
____
20
____
20
____
20
ns
tBDC
BUSY Disable Time from Chip Enable
____
20
____
20
____
20
ns
tWH
Write Hold After
BUSY(6)
12
____
15
____
20
____
ns
tWDD
Write Pulse to Data Delay(2)
____
40
____
50
____
60
ns
tDDD
Write Data Valid to Read Data Delay(2)
____
30
____
35
____
35
ns
tAPS
Arbitration Priority Set-up Time
(3)
5
____
5
____
5
____
ns
tBDD
BUSY Disable to Valid Data(4)
____
25
____
35
____
35
ns
BUSY INPUT TIMING (For SLAVE IDT 7140)
tWB
Write to
BUSY Input(5)
0
____
0
____
0
____
ns
tWH
Write Hold After
BUSY(6)
12
____
15
____
20
____
ns
tWDD
Write Pulse to Data Delay
(2)
____
40
____
50
____
60
ns
tDDD
Write Data Valid to Read Data Delay(2)
____
30
____
35
____
35
ns
2689 tbl 11a
7130X55
7140X55
Com'l, Ind
& Military
7130X100
7140X100
Com'l, Ind
& Military
Symbol
Parameter
Min.
Max.
Min.
Max.
Unit
BUSY TIMING (For MASTER IDT 7130)
tBAA
BUSY Access Time from Address]
____
30
____
50
ns
tBDA
BUSY Disable Time from Address
____
30
____
50
ns
tBAC
BUSY Access Time from Chip Enable
____
30
____
50
ns
tBDC
BUSY Disable Time from Chip Enable
____
30
____
50
ns
tWH
Write Hold After
BUSY(6)
20
____
20
____
ns
tWDD
Write Pulse to Data Delay(2)
____
80
____
120
ns
tDDD
Write Data Valid to Read Data Delay
(2)
____
55
____
100
ns
tAPS
Arbitration Priority Set-up Time
(3)
5
____
5
____
ns
tBDD
BUSY Disable to Valid Data(4)
____
55
____
65
ns
BUSY INPUT TIMING (For SLAVE IDT 7140)
tWB
Write to
BUSY Input(5)
0
____
0
____
ns
tWH
Write Hold After
BUSY(6)
20
____
20
____
ns
tWDD
Write Pulse to Data Delay(2)
____
80
____
120
ns
tDDD
Write Data Valid to Read Data Delay
(2)
____
55
____
100
ns
2689 tbl 11b
相關(guān)PDF資料
PDF描述
7140LA25PFG 1K X 8 DUAL-PORT SRAM, 25 ns, PQFP64
7140LA55CGI 1K X 8 DUAL-PORT SRAM, 55 ns, CDIP48
7140SA25PFGI 1K X 8 DUAL-PORT SRAM, 25 ns, PQFP64
7140LA25JGI 1K X 8 DUAL-PORT SRAM, 25 ns, PQCC52
IDT7140SA25PFGB HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT7140SA35C 功能描述:IC SRAM 8KBIT 35NS 48DIP RoHS:否 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 格式 - 存儲(chǔ)器:RAM 存儲(chǔ)器類型:SRAM - 雙端口，同步 存儲(chǔ)容量:1.125M（32K x 36） 速度:5ns 接口:并聯(lián) 電源電壓:3.15 V ~ 3.45 V 工作溫度:-40°C ~ 85°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-CABGA（17x17） 包裝:帶卷 (TR) 其它名稱:70V3579S5BCI8
IDT7140SA35CB 制造商:Integrated Device Technology Inc 功能描述:IC SRAM 8KBIT 35NS SB48
IDT7140SA35J 功能描述:IC SRAM 8KBIT 35NS 52PLCC RoHS:否 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:MoBL® 格式 - 存儲(chǔ)器:RAM 存儲(chǔ)器類型:SRAM - 異步 存儲(chǔ)容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并聯(lián) 電源電壓:2.2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-VFBGA 供應(yīng)商設(shè)備封裝:48-VFBGA（6x8） 包裝:帶卷 (TR)
IDT7140SA35J8 功能描述:IC SRAM 8KBIT 35NS 52PLCC RoHS:否 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:MoBL® 格式 - 存儲(chǔ)器:RAM 存儲(chǔ)器類型:SRAM - 異步 存儲(chǔ)容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并聯(lián) 電源電壓:2.2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-VFBGA 供應(yīng)商設(shè)備封裝:48-VFBGA（6x8） 包裝:帶卷 (TR)
IDT7140SA35JI 功能描述:IC SRAM 8KBIT 35NS 52PLCC RoHS:否 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:MoBL® 格式 - 存儲(chǔ)器:RAM 存儲(chǔ)器類型:SRAM - 異步 存儲(chǔ)容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并聯(lián) 電源電壓:2.2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-VFBGA 供應(yīng)商設(shè)備封裝:48-VFBGA（6x8） 包裝:帶卷 (TR)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*