- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385437 > HYS72T64001HR-3.7-A (QIMONDA AG) 240-Pin Registered DDR2 SDRAM Modules PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS72T64001HR-3.7-A |
| 廠商： | QIMONDA AG |
| 元件分類： | DRAM |
| 英文描述： | 240-Pin Registered DDR2 SDRAM Modules |
| 中文描述： | 64M X 72 DDR DRAM MODULE, 0.5 ns, DMA240 |
| 封裝： | GREEN, DIMM-240 |
| 文件頁(yè)數(shù)： | 19/67頁(yè) |
| 文件大?。?/td> | 1462K |
| 代理商： | HYS72T64001HR-3.7-A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)當(dāng)前第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)
Internet Data Sheet
Rev. 1.21, 2007-03
09152006-J5FK-C565
19
HYS72T[32/64]0xxHR–[2.5/3/3S/3.7/5]–A
Registered DDR2 SDRAM Modules
3.3.2
AC Timing Parameters
This chapter contains the AC Timing Parameters.
TABLE 16
Timing Parameter by Speed Grade - DDR2–800
Parameter
Symbol
DDR2–800
Unit
Note
1)2)3)4)5)6)7)
8)
Min.
Max.
DQ output access time from CK / CK
DQS output access time from CK / CK
Average clock high pulse width
Average clock low pulse width
Average clock period
DQ and DM input setup time
DQ and DM input hold time
Control & address input pulse width for each input
t
IPW
DQ and DM input pulse width for each input
Data-out high-impedance time from CK / CK
DQS/DQS low-impedance time from CK / CK
DQ low impedance time from CK/CK
DQS-DQ skew for DQS & associated DQ signals
t
DQSQ
CK half pulse width
t
AC
t
DQSCK
t
CH.AVG
t
CL.AVG
t
CK.AVG
t
DS.BASE
t
DH.BASE
–400
–350
0.48
0.48
2500
50
125
0.6
0.35
—
t
AC.MIN
2 x
t
AC.MIN
—
Min (
t
CH.ABS
,
t
CL.ABS
)
—
t
HP
–
t
QHS
RL – 1
– 0.25
+400
+350
0.52
0.52
8000
—
—
—
—
t
AC.MAX
t
AC.MAX
t
AC.MAX
200
__
ps
ps
t
CK.AVG
t
CK.AVG
ps
ps
ps
t
CK.AVG
t
CK.AVG
ps
ps
ps
ps
ps
9)
9)
10)11)
10)11)
10)11)
12)13)14)
12)13)15)
—
—
t
DIPW
t
HZ
t
LZ.DQS
t
LZ.DQ
9)16)
9)16)
9)16)
17)
t
HP
18)
DQ hold skew factor
DQ/DQS output hold time from DQS
Write command to DQS associated clock edges
DQS latching rising transition to associated clock
edges
DQS input high pulse width
DQS input low pulse width
DQS falling edge to CK setup time
DQS falling edge hold time from CK
Write postamble
Write preamble
Address and control input setup time
Address and control input hold time
Read preamble
Read postamble
Active to precharge command
Active to active command period for 1KB page
size products
Active to active command period for 2KB page
size products
t
QHS
t
QH
WL
t
DQSS
300
—
ps
ps
nCK
t
CK.AVG
19)
20)
—
+ 0.25
21)
t
DQSH
t
DQSL
t
DSS
t
DSH
t
WPST
t
WPRE
t
LS.BASE
t
LH.BASE
t
RPRE
t
RPST
t
RAS
t
RRD
0.35
0.35
0.2
0.2
0.4
0.35
175
250
0.9
0.4
45
7.5
—
—
—
—
0.6
—
—
—
1.1
0.6
70000
—
t
CK.AVG
t
CK.AVG
t
CK.AVG
t
CK.AVG
t
CK.AVG
t
CK.AVG
ps
ps
t
CK.AVG
t
CK.AVG
ns
ns
—
—
21)
21)
—
—
22)23)
23)24)
25)26)
25)27)
28)
28)
t
RRD
10
—
ns
28)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72T64001HR-3-A | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3S-A | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-5-A | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64020HR | 240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64020HR-2.5-A | 240-Pin Registered DDR2 SDRAM Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72T64001HR-3-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-3S-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64001HR-5-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T64020GR | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:DDR2 Registered DIMM Modules |
| HYS72T64020GR-37-A | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:DDR2 Registered DIMM Modules |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。