- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385437 > HYS72T512020HR-3.7-A (QIMONDA AG) 240-Pin Registered-DDR2-SDRAM Modules PDF資料下載
參數(shù)資料
| 型號： | HYS72T512020HR-3.7-A |
| 廠商： | QIMONDA AG |
| 元件分類： | DRAM |
| 英文描述： | 240-Pin Registered-DDR2-SDRAM Modules |
| 中文描述： | 512M X 72 DDR DRAM MODULE, 0.5 ns, DMA240 |
| 封裝： | GREEN, DIMM-240 |
| 文件頁數(shù)： | 24/37頁 |
| 文件大?。?/td> | 892K |
| 代理商： | HYS72T512020HR-3.7-A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁
Internet Data Sheet
Rev. 1.11, 2006-09
03062006-TZ8J-GNDA
26
HYS72T512020HR–[3.7/5]–A
Registered DDR2 SDRAM Modules
3.4.1
Currents Test Conditions
For testing the
I
DD
parameters, the following timing parameters are used:
TABLE 18
I
DD
Measurement Test Conditions for DDR2–400 and DDR2–533
3.4.2
On Die Termination (ODT) Current
The ODT function adds additional current consumption to the
DDR2 SDRAM when enabled by the EMRS(1). Depending on
address bits A[6,2] in the EMRS(1) a “weak” or “strong”
termination can be selected. The current consumption for any
terminated input pin, depends on the input pin is in tri-state or
driving 0 or 1, as long a ODT is enabled during a given period
of time.
TABLE 19
ODT current per terminated pin
Parameter
Symbol
–3.7
–5
Unit
DDR2–533C
DDR2–400B
CAS Latency
Clock Cycle Time
Active to Read or Write delay
Active to Active / Auto-Refresh command period
Active bank A to Active bank B command delay
Active to Precharge Command
C
L
(IDD)
t
CK(IDD)
t
RCD(IDD)
t
RC(IDD)
4
3.75
15
60
3
5
15
55
t
CK
ns
ns
ns
t
RAS.MIN(IDD)
t
RAS.MAX(IDD)
t
RP(IDD)
t
RFC(IDD)
t
REFI
45
70000
15
127.5
7.8
40
70000
15
127.5
7.8
ns
ns
ns
ns
μ
s
Precharge Command Period
Auto-Refresh to Active / Auto-Refresh command period
Average periodic Refresh interval
Parameter
Symbol
Min.
Typ.
Max.
Unit
EMRS(1) State
Enabled ODT current per DQ
ODT is HIGH; Data
Bus inputs are FLOATING
I
ODTO
5
2.5
10
5
6
3
12
6
7.5
3.75
15
7.5
mA/DQ
mA/DQ
mA/DQ
mA/DQ
A6 = 0, A2 = 1
A6 = 1, A2 = 0
A6 = 0, A2 = 1
A6 = 1, A2 = 0
Active ODT current per DQ
ODT is HIGH; worst
case of Data Bus inputs are STABLE or
SWITCHING.
I
ODTT
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72T512020HR-5-A | 240-Pin Registered-DDR2-SDRAM Modules |
| HYS72T512022EP | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T512022EP-3.7-B | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T512022EP-3S-B | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T512022ER | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72T512020HR-5-A | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered-DDR2-SDRAM Modules |
| HYS72T512022EP | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T512022EP-3.7-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T512022EP-3S-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T512022ER | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。