- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385436 > HYS72T1G042ER-5-B (QIMONDA AG) 240-Pin Dual Die Registered DDR2 SDRAM Modules PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS72T1G042ER-5-B |
| 廠商： | QIMONDA AG |
| 元件分類： | DRAM |
| 英文描述： | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| 中文描述： | 1024M X 72 DDR DRAM MODULE, 0.6 ns, DMA240 |
| 封裝： | GREEN, RDIMM-240 |
| 文件頁數(shù)： | 16/31頁 |
| 文件大?。?/td> | 859K |
| 代理商： | HYS72T1G042ER-5-B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當(dāng)前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
Internet Data Sheet
Rev. 1.0, 2007-04
04242007-NQ2Z-YM3O
16
HYS72T1G042ER–5–B
Registerd DDR2 SDRAM Module
3.3.2
Component AC Timing Parameters
Timing Parameters:
Table 13
for DDR2–400B
TABLE 13
DRAM Component Timing Parameter by Speed Grade - DDR2-400
Parameter
Symbol
DDR2–400
Unit
Note
1)2)3)4)5)
6)7)
Min.
Max.
DQ output access time from CK / CK
CAS A to CAS B command period
CK, CK high-level width
CKE minimum high and low pulse width
CK, CK low-level width
Auto-Precharge write recovery + precharge
time
Minimum time clocks remain ON after CKE
asynchronously drops LOW
DQ and DM input hold time (differential data
strobe)
DQ and DM input hold time (single ended data
strobe)
DQ and DM input pulse width (each input)
DQS output access time from CK / CK
DQS input low (high) pulse width (write cycle)
DQS-DQ skew (for DQS & associated DQ
signals)
Write command to 1st DQS latching transition
DQ and DM input setup time (differential data
strobe)
DQ and DM input setup time (single ended
data strobe)
DQS falling edge hold time from CK (write
cycle)
DQS falling edge to CK setup time (write cycle)
t
DSS
Four Activate Window period
Four Activate Window period
Clock half period
Data-out high-impedance time from CK / CK
Address and control input hold time
Address and control input pulse width
(each input)
Address and control input setup time
DQ low-impedance time from CK / CK
DQS low-impedance from CK / CK
t
AC
t
CCD
t
CH
t
CKE
t
CL
t
DAL
–600
2
0.45
3
0.45
WR +
t
RP
+600
—
0.55
—
0.55
—
ps
t
CK
t
CK
t
CK
t
CK
t
CK
8)21)
t
DELAY
t
IS
+
t
CK
+
t
IH
––
ns
9)
t
DH
(base)
275
––
ps
10)
t
DH1
(base)
–25
—
ps
11)
t
DIPW
t
DQSCK
t
DQSL,H
t
DQSQ
0.35
–500
0.35
—
—
+
500
—
350
t
CK
ps
t
CK
ps
11)
t
DQSS
t
DS
(base)
– 0.25
150
+ 0.25
—
t
CK
ps
11)
t
DS1
(base)
–25
—
ps
11)
t
DSH
0.2
—
t
CK
0.2
37.5
50
MIN. (
t
CL,
t
CH
)
—
475
0.6
—
—
—
t
CK
ns
ns
t
FAW
t
FAW
t
HP
t
HZ
t
IH
(base)
t
IPW
13)
12)
t
AC.MAX
—
—
ps
ps
t
CK
13)
11)
t
IS
(base)
t
LZ(DQ)
t
LZ(DQS)
350
2
×
t
AC.MIN
t
AC.MIN
—
t
AC.MAX
t
AC.MAX
ps
ps
ps
11)
14)
14)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72T1G242EP | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-2.5-C | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-25F-C | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-3.7-C | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-3-C | 240-Pin Dual Die Registered DDR2 SDRAM Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72T1G242EP | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-2.5-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-25F-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-3.7-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
| HYS72T1G242EP-3-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Dual Die Registered DDR2 SDRAM Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。