- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385433 > HYS72D64301HBR-5-C (QIMONDA AG) 184-Pin Registered Double-Data-Rate SDRAM Module PDF資料下載
參數(shù)資料
| 型號： | HYS72D64301HBR-5-C |
| 廠商： | QIMONDA AG |
| 元件分類： | DRAM |
| 英文描述： | 184-Pin Registered Double-Data-Rate SDRAM Module |
| 中文描述： | 64M X 72 DDR DRAM MODULE, 0.5 ns, DMA184 |
| 封裝： | GREEN, RDIMM-184 |
| 文件頁數(shù)： | 16/39頁 |
| 文件大?。?/td> | 1223K |
| 代理商： | HYS72D64301HBR-5-C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁
Internet Data Sheet
Rev. 1.22, 2007-08
03292006-6N25-8R3I
16
HYS72D[64/128/256]xxxHBR–[5/6]–C
Registered Double-Data-Rate SDRAM Module
Address and control input setup
time
t
IS
0.6
—
0.75
—
ns
fast slew rate
3)4)5)6)8)
0.7
—
0.8
—
ns
slow slew rate
3)4)5)6)8)
DQ & DQS low-impedance time
from CK/CK
Mode register set command
cycle time
DQ/DQS output hold time from
DQS
Data hold skew factor
Active to Autoprecharge delay
Active to Precharge command
Active to Active/Auto-refresh
command period
Active to Read or Write delay
Average Periodic Refresh
Interval
Auto-refresh to Active/Auto-
refresh command period
Precharge command period
Read preamble
Read postamble
Active bank A to Active bank B
command
Write preamble
Write preamble setup time
Write postamble
Write recovery time
Internal write to read command
delay
Exit self-refresh to non-read
command
Exit self-refresh to read
command
1) 0
°
C
≤
T
A
≤
70
°
C; V
DDQ
= 2.5 V
±
0.2 V, V
DD
= +2.5 V
±
0.2 V (DDR333);
DDQ
= 2.6 V
±
0.1 V,
DD
= +2.6 V
±
0.1 V (DDR400)
2) Input slew rate
≥
1 V/ns for DDR400, DDR333
3) The CK/CK input reference level (for timing reference to CK/CK) is the point at which CK and CK cross: the input reference level for signals
other than CK/CK, is V
REF
. CK/CK slew rate are
≥
1.0 V/ns.
4) Inputs are not recognized as valid until V
REF
stabilizes.
5) The Output timing reference level, as measured at the timing reference point indicated in AC Characteristics (note 3) is V
TT
.
6) For each of the terms, if not already an integer, round to the next highest integer. t
CK
is equal to the actual system clock cycle time.
t
LZ
–0.7
+0.7
–0.7
+0.7
ns
2)3)4)5)7)
t
MRD
2
—
2
—
t
CK
2)3)4)5)
t
QH
t
HP
–t
QHS
—
t
HP
–t
QHS
—
ns
2)3)4)5)
t
QHS
t
RAP
t
RAS
t
RC
—
t
RCD
40
55
+0.50
—
70E+3
—
—
t
RCD
42
60
+0.50
—
70E+3
—
ns
ns
ns
ns
TFBGA
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
t
RCD
t
REFI
15
—
—
7.8
18
—
—
7.8
ns
μ
s
2)3)4)5)
2)3)4)5)10)
t
RFC
65
—
72
—
ns
2)3)4)5)
t
RP
t
RPRE
t
RPST
t
RRD
15
0.9
0.40
10
—
1.1
0.60
—
18
0.9
0.40
12
—
1.1
0.60
—
ns
t
CK
t
CK
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
t
WPRE
t
WPRES
t
WPST
t
WR
t
WTR
0.25
0
0.40
15
2
—
—
0.60
—
—
0.25
0
0.40
15
1
—
—
0.60
—
—
t
CK
ns
t
CK
ns
t
CK
2)3)4)5)
2)3)4)5)11)
2)3)4)5)12)
2)3)4)5)
2)3)4)5)
t
XSNR
75
—
75
—
ns
2)3)4)5)
t
XSRD
200
—
200
—
t
CK
2)3)4)5)
Parameter
Symbol
–5
–6
Unit
Note/ Test
Condition
1)
DDR400B
DDR333
Min.
Max.
Min.
Max.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72D64301HBR-6-C | 184-Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301HBR-6-B | 184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301 | 184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301GBR-5-B | 184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301GBR-6-B | 184 - Pin Registered Double-Data-Rate SDRAM Module |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72D64301HBR-6-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184 - Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64301HBR-6-C | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184-Pin Registered Double-Data-Rate SDRAM Module |
| HYS72D64320 | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:184-Pin Registered Double Data Rate SDRAM Module |
| HYS72D64320GBR-5-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184 - Pin Registered Double Data Rate SDRAM Modules |
| HYS72D64320GBR-5-C | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Registered Double Data Rate SDRAM Module |
發(fā)布緊急采購，3分鐘左右您將得到回復。