- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385422 > HY57V643220CT (Hynix Semiconductor Inc.) 4 Banks x 512K x 32Bit Synchronous DRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | HY57V643220CT |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 4 Banks x 512K x 32Bit Synchronous DRAM |
| 中文描述： | 4銀行x為512k × 32Bit的同步DRAM |
| 文件頁(yè)數(shù)： | 2/12頁(yè) |
| 文件大?。?/td> | 183K |
| 代理商： | HY57V643220CT |
Rev. 0.8/Aug. 02
2
HY57V643220C
PIN CONFIGURATION
PIN DESCRIPTION
PIN
PIN NAME
DESCRIPTION
CLK
Clock
The system clock input. All other inputs are registered to the SDRAM on the
rising edge of CLK.
CKE
Clock Enable
Controls internal clock signal and when deactivated, the SDRAM will be one
of the states among power down, suspend or self refresh
CS
Chip Select
Enables or disables all inputs except CLK, CKE and DQM
BA0, BA1
Bank Address
Selects bank to be activated during RAS activity
Selects bank to be read/written during CAS activity
A0 ~ A10
Address
Row Address : RA0 ~ RA10, Column Address : CA0 ~ CA7
Auto-precharge flag : A10
RAS, CAS, WE
Row Address Strobe,
Column Address Strobe,
Write Enable
RAS, CAS and WE define the operation
Refer function truth table for details
DQM0~3
Data Input/Output Mask
Controls output buffers in read mode and masks input data in write mode
DQ0 ~ DQ31
Data Input/Output
Multiplexed data input / output pin
V
DD
/V
SS
Power Supply/Ground
Power supply for internal circuits and input buffers
V
DDQ
/V
SSQ
Data Output Power/Ground
Power supply for output buffers
NC
No Connection
No connection
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
DQ7
NC
V
DD
DQM0
/WE
/CAS
/RAS
/CS
NC
BA0
BA1
A10/AP
A0
A1
A2
DQM2
V
DD
NC
DQ16
V
SSQ
DQ17
DQ18
V
DDQ
DQ19
DQ20
V
SSQ
DQ21
DQ22
V
DDQ
DQ23
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
NC
V
SS
DQM1
NC
NC
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
DQM3
V
SS
NC
DQ31
V
DDQ
DQ30
DQ29
V
SSQ
DQ28
DQ27
V
DDQ
DQ26
DQ25
V
SSQ
DQ24
V
SS
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
86pin TSOP II
400mil x 875mil
0.5mm pin pitch
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY57V643220CT-5 | 4 Banks x 512K x 32Bit Synchronous DRAM |
| HY57V643220CT-55 | 4 Banks x 512K x 32Bit Synchronous DRAM |
| HY57V643220CT-6 | 4 Banks x 512K x 32Bit Synchronous DRAM |
| HY57V643220CT-7 | 4 Banks x 512K x 32Bit Synchronous DRAM |
| HY57V643220CT-8 | 4 Banks x 512K x 32Bit Synchronous DRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY57V643220CT-43 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x32 SDRAM |
| HY57V643220CT-47 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:4 Banks x 512K x 32Bit Synchronous DRAM |
| HY57V643220CT-5 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:4 Banks x 512K x 32Bit Synchronous DRAM |
| HY57V643220CT-55 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:4 Banks x 512K x 32Bit Synchronous DRAM |
| HY57V643220CT-55I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|4X512KX32|CMOS|TSSOP|86PIN|PLASTIC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。