![](http://datasheet.mmic.net.cn/280000/HD49815_datasheet_16064780/HD49815_22.png)
HD49815TF
22
Note:
2 to 9.
Function addresses
The following table shows the function addresses for each function block (during state data
transfer) and the data to be transferred from the microcomputer.
Table 2 Function Addresses for each Function Block and State Data
List of Data Transferred
STAL
Remarks
This example
is related to
SP-A0[9].
2
Signal
processing
(Setting
example)
3
TM write
(Setting
example)
4
TM read
D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1
D8 D7 D6 D5 D4 D3 D2 D1
D9
Function Address
STAH
STAL
Function Address
STAH
STD1
STD2
This example
is related to
TM-A0 [14].
D8 D7 D6 D5
0 0 0 0 1 0 0 1
Function Address
Data read for automatic phase adjustment for SP1, SP2, and RG
D4 D3 D2 D1
Function Address
W
D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 0
D8 D7 D6 D5 D4 D3 D2 D1
STD1
STD2
D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
0 0 0 1 1 0 0 0
Function Address
ADATA
Function Address
STAH
STAL
Read area setting by STAL (4 bits)
D8
0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 1 0 1 0 0 0 1 0
D5 D4 D3 D2 D1
0 0 0 0 0 0 0 0
5
W
6
R
D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
Function Address
STAH
STAL
ADATA
STD1
STD2
Data 3
D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
0 0 0 1 0
0 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0
D3 D2 D1
0 0 0 0 0 0 0 0
STAH
ADATA
STAL
STD1
STD2
This example
is related to
the IRIS peak
detection area.
This example
is related to
the window
H count 3.
AE
D8 D7 D6 D5 D4 D3 D2 D1
0 0 1 0 1 0 0 0
Function Address
Function Address
White balance read
HPF bandwidth selection
Base-clip quantity setting, etc.
D8
0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 1 0 1 1 0 0 1 1
D8 D7 D6 D5 D4 D3 D2 D1
7
W
8
R
D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
Window setting
for white balance
WB detection
axis phase setting
Function Address
STAH
STAL
ADATA
STD1
D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
0 0 1 0 0
0 0 0 0 0 0 0 0
0 0 1 0 0
0 0 0 0 1
D6 D5 D4 D3 D2 D1
0 0 0 0 0 0 0 0
STAH
STAL
STD1
STD2
This example
is related to
the offset R-B.
This example
is related to
the V count 2.
AWB
ZOOM
Note: For the ZOOM, the transfer of in total of seven bytes is required for the header and data 1 to 6.
D8 D7 D6 D5 D4 D3 D2 D1
0 0 1 1 1
Header
Function Address
Vf fetch address (read_cycle)
D8
0 0 0 0 0 0 0 1 1 1 0 0 0
0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1
D8 D7 D6 D5 D4 D3 D2 D1
9
W
10
R
D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
Setting for integration
and display gate
Function Address
STAH
STAL
ADATA
STD1
Data 2
Data 1
D8 D7 D6 D5 D4 D3 D2 D1 D8 D7 D6 D5 D4 D3 D2 D1
0 0 1 1 0
0 0 1 1 0 0 0 0
D4 D3 D2 D1
STAH
ADATA
STAL
This example
is related to
the HRF
bandwidth
selection.
This example
is related to
the differential
gate of V-end.
AF
D8 D7 D6 D5 D4 D3 D2 D1
1 0 1 1 0
Data 6
Data 5
Data 4