tACO1 Array clock to output " />
參數(shù)資料
型號： EPM7128SQC100-6
廠商： Altera
文件頁數(shù)： 37/66頁
文件大?。?/td> 0K
描述： IC MAX 7000 CPLD 128 100-PQFP
標(biāo)準(zhǔn)包裝： 66
系列： MAX® 7000
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 6.0ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 128
門數(shù)： 2500
輸入/輸出數(shù)： 84
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 100-BQFP
供應(yīng)商設(shè)備封裝： 100-PQFP（14x20）
包裝： 托盤
其它名稱： 544-2039
EPM7128SQC100-6-ND
42
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
tACO1
Array clock to output delay
C1 = 35 pF
5.4
6.7
7.5
10.0
ns
tACH
Array clock high time
2.5
3.0
4.0
ns
tACL
Array clock low time
2.5
3.0
4.0
ns
tCPPW
Minimum pulse width for clear
and preset
2.5
3.0
4.0
ns
tODH
Output data hold time after
clock
C1 = 35 pF (3)
1.0
ns
tCNT
Minimum global clock period
5.7
7.1
8.0
10.0
ns
fCNT
Maximum internal global clock
frequency
175.4
140.8
125.0
100.0
MHz
tACNT
Minimum array clock period
5.7
7.1
8.0
10.0
ns
fACNT
Maximum internal array clock
frequency
175.4
140.8
125.0
100.0
MHz
fMAX
Maximum clock frequency
250.0
200.0
166.7
125.0
MHz
Table 30. EPM7064S Internal Timing Parameters (Part 1 of 2)
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-6
-7
-10
Min
Max
Min
Max
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.2
0.5
ns
tIO
I/O input pad and buffer delay
0.2
0.5
ns
tFIN
Fast input delay
2.2
2.6
1.0
ns
tSEXP
Shared expander delay
3.1
3.8
4.0
5.0
ns
tPEXP
Parallel expander delay
0.9
1.1
0.8
ns
tLAD
Logic array delay
2.6
3.2
3.0
5.0
ns
tLAC
Logic control array delay
2.5
3.2
3.0
5.0
ns
tIOE
Internal output enable delay
0.7
0.8
2.0
ns
tOD1
Output buffer and pad delay
C1 = 35 pF
0.2
0.3
2.0
1.5
ns
tOD2
Output buffer and pad delay
C1 = 35 pF (6)
0.7
0.8
2.5
2.0
ns
tOD3
Output buffer and pad delay
C1 = 35 pF
5.2
5.3
7.0
5.5
ns
tZX1
Output buffer enable delay
C1 = 35 pF
4.0
5.0
ns
tZX2
Output buffer enable delay
C1 = 35 pF (6)
4.5
5.5
ns
tZX3
Output buffer enable delay
C1 = 35 pF
9.0
ns
tXZ
Output buffer disable delay
C1 = 5 pF
4.0
5.0
ns
tSU
Register setup time
0.8
1.0
3.0
2.0
ns
tH
Register hold time
1.7
2.0
3.0
ns
Table 29. EPM7064S External Timing Parameters (Part 2 of 2)
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-6
-7
-10
MinMax MinMax MinMax MinMax
相關(guān)PDF資料
PDF描述
HL01R24S05YC CONV DC/DC 5V 200MA REGULATED
EPM7160STC100-7N IC MAX 7000 CPLD 160 100-TQFP
AP1117DL-U IC REG LDO ADJ 1A TO-252
F931D336KCC CAP TANT 33UF 20V 10% 2312
RBB56DHBT-S621 CONN EDGECARD 112POS R/A .05 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EPM7128SQC100-6N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128SQC1007 制造商:ALTERA 功能描述:*
EPM7128SQC100-7 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128SQC100-7F 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128SQC100-7FN 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*