- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97930 > EPM3032ALC44-4 Eval Board for ISL6118 2.5V to 5V Dual Power Supply Controller with 0.6A Integrated Current Regulation and Timed Delay to Latch-off PDF資料下載
參數(shù)資料
| 型號： | EPM3032ALC44-4 |
| 英文描述： | Eval Board for ISL6118 2.5V to 5V Dual Power Supply Controller with 0.6A Integrated Current Regulation and Timed Delay to Latch-off |
| 文件頁數(shù)： | 27/53頁 |
| 文件大?。?/td> | 839K |
| 代理商： | EPM3032ALC44-4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
Altera Corporation
33
MAX 3000A Programmable Logic Device Family Data Sheet
Table 19. EPM3256A External Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
-5
-7
-10
Min
Max
Min
Max
Min
Max
tPD1
Input to non-
registered output
C1 = 35 pF
5.5
7.5
10
ns
tPD2
I/O input to non-
registered output
C1 = 35 pF
5.5
7.5
10
ns
tSU
Global clock setup
time
3.9
5.2
6.9
ns
tH
Global clock hold time (2)
0.0
ns
tCO1
Global clock to output
delay
C1 = 35 pF
1.0
3.5
1.0
4.8
1.0
6.4
ns
tCH
Global clock high time
2.0
3.0
4.0
ns
tCL
Global clock low time
2.0
3.0
4.0
ns
tASU
Array clock setup time (2)
2.0
2.7
3.6
ns
tAH
Array clock hold time
0.2
0.3
0.5
ns
tACO1
Array clock to output
delay
C1 = 35 pF
1.0
5.4
1.0
7.3
1.0
9.7
ns
tACH
Array clock high time
2.0
3.0
4.0
ns
tACL
Array clock low time
2.0
3.0
4.0
ns
tCPPW
Minimum pulse width
for clear and preset
2.0
3.0
4.0
ns
tCNT
Minimum global clock
period
5.8
7.9
10.5
ns
fCNT
Maximum internal
global clock frequency
172.4
126.6
95.2
MHz
tACNT
Minimum array clock
period
5.8
7.9
10.5
ns
fACNT
Maximum internal
array clock frequency
172.4
126.6
95.2
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EPM3032ALC44-7 | Electrically-Erasable Complex PLD |
| EPM3032ATC44-10 | |
| EPM3064ATC44-4 | |
| EPM3064ATC44-7 | Electrically-Erasable Complex PLD |
| EPM3128ATC100-10 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM3032ALC44-4N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 32 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3032ALC44-7 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 32 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3032ALC44-7N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 32 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3032ALI44-10 | 功能描述:IC MAX 3000A CPLD 32 44-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:MAX® 3000A 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤 |
| EPM3032ALI44-10N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 32 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。