參數(shù)資料
型號： EP4SGX180KF40C2N
廠商： Altera
文件頁數(shù)： 19/82頁
文件大?。?/td> 0K
描述： IC STRATIX IV FPGA 180K 1517FBGA
產(chǎn)品培訓模塊： Three Reasons to Use FPGA's in Industrial Designs
標準包裝： 3
系列： Stratix® IV GX
LAB/CLB數(shù)： 7030
邏輯元件/單元數(shù)： 175750
RAM 位總計： 13954048
輸入/輸出數(shù)： 744
電源電壓： 0.87 V ~ 0.93 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 1517-BBGA
供應商設備封裝： 1517-FBGA（40x40）
Chapter 1: DC and Switching Characteristics for Stratix IV Devices
1–18
Switching Characteristics
March 2014
Altera Corporation
Stratix IV Device Handbook
Volume 4: Device Datasheet and Addendum
Data rate (Double
width, PMA
Direct) (23)
—
1000
—
6500
1000
—
6500
1000
—
6375
Mbps
Absolute VMAX for a
receiver pin (6)
—
1.6
—
1.6
—
1.6
V
Operational VMAX for
a receiver pin
—
1.5
—
1.5
—
1.5
V
Absolute VMIN for a
receiver pin
—
-0.4
—
-0.4
—
-0.4
—
V
Maximum
peak-to-peak
differential input
voltage VID (diff p-p)
before device
configuration
—
1.6
—
1.6
—
1.6
V
Maximum peak-to-
peak differential
input voltage VID
(diff p-p) after
device configuration
VICM = 0.82 V
setting
—
2.7
—
2.7
—
2.7
V
VICM =1.1 V
setting (7)
—
1.6
—
1.6
—
1.6
V
Minimum
differential eye
opening at receiver
serial input pins (20)
Data Rate =
600 Mbps to
5 Gbps
Equalization = 0
DC gain = 0 dB
100
—
100
—
165
—
mV
Data Rate
>5Gbps
Equalization = 0
DC gain = 0 dB
165
—
165
—
165
—
mV
VICM
VICM = 0.82 V
setting
820 ± 10%
mV
VICM = 1.1 V
setting (7)
1100 ± 10%
mV
Receiver DC
Coupling Support
—
For more information about receiver DC coupling support, refer to the “DC-
Coupled Links” section in the Transceiver Architecture in Stratix IV Devices chapter.
Differential on-chip
termination
resistors
85
setting
85 ± 20%
100
setting
100 ± 20%
120
setting
120 ± 20%
150-
setting
150 ± 20%
Table 1–23. Transceiver Specifications for Stratix IV GX Devices (Part 3 of 9)
Symbol/
Description
Conditions
–2 Commercial
Speed Grade
–3 Commercial/
Industrial and
–2× Commercial
Speed Grade (1)
–3 Military (2)
and –4
Commercial/Industrial
Speed Grade
Unit
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
相關PDF資料
PDF描述
EP4SGX180FF35C2X IC STRATIX IV FPGA 180K 1152FBGA
RSC31DTEN CONN EDGECARD 62POS .100 EYELET
RSC31DTEH CONN EDGECARD 62POS .100 EYELET
ASM43DRSI-S288 CONN EDGECARD 86POS .156 EXTEND
ASC36DRAS-S734 CONN EDGECARD 72POS .100 R/A PCB
相關代理商/技術參數(shù)
參數(shù)描述
EP4SGX180KF40C3 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX180KF40C3N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX180KF40C4 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX180KF40C4N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX180KF40I3 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 7030 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*