參數(shù)資料
| 型號： | EP4S40G5H40I3 |
| 廠商： | Altera |
| 文件頁數(shù)： | 44/82頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC STRATIX IV FPGA 530K 1517HBGA |
| 產品培訓模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標準包裝： | 3 |
| 系列： | STRATIX® IV GT |
| LAB/CLB數(shù)： | 21248 |
| 邏輯元件/單元數(shù)： | 531200 |
| RAM 位總計： | 28033024 |
| 輸入/輸出數(shù)： | 654 |
| 電源電壓： | 0.92 V ~ 0.98 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 1517-BBGA 裸露焊盤 |
| 供應商設備封裝： | 1517-HBGA（42.5x42.5） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁
Chapter 1: DC and Switching Characteristics for Stratix IV Devices
1–41
Switching Characteristics
March 2014
Altera Corporation
Stratix IV Device Handbook
Volume 4: Device Datasheet and Addendum
SDI Receiver Jitter Tolerance (12)
Sinusoidal jitter
tolerance (peak-to-peak)
Jitter Frequency =
15 KHz
Data Rate = 2.97 Gbps
(3G) Pattern = Single
Line Scramble Color Bar
> 2
UI
Jitter Frequency =
100 KHz
Data Rate = 2.97 Gbps
(3G) Pattern = Single
Line Scramble Color Bar
> 0.3
UI
Jitter Frequency =
148.5 MHz
Data Rate = 2.97 Gbps
(3G) Pattern = Single
Line Scramble Color Bar
> 0.3
UI
Sinusoidal jitter
tolerance (peak-to-peak)
Jitter Frequency =
20 KHz
Data Rate = 1.485 Gbps
(HD) Pattern = 75%
Color Bar
> 1
UI
Jitter Frequency = 100
KHz Data Rate = 1.485
Gbps (HD) Pattern =
75% Color Bar
> 0.2
UI
Jitter Frequency = 148.5
MHz
Data Rate = 1.485 Gbps
(HD) Pattern = 75%
Color Bar
> 0.2
UI
SAS Transmit Jitter Generation (17)
Total jitter at 1.5 Gbps
(G1)
Pattern = CJPAT
—
0.55
—
0.55
—
0.55
UI
Deterministic jitter at
1.5 Gbps (G1)
Pattern = CJPAT
—
0.35
—
0.35
—
0.35
UI
Total jitter at 3.0 Gbps
(G2)
Pattern = CJPAT
—
0.55
—
0.55
—
0.55
UI
Deterministic jitter at
3.0 Gbps (G2)
Pattern = CJPAT
—
0.35
—
0.35
—
0.35
UI
Total jitter at 6.0 Gbps
(G3)
Pattern = CJPAT
—
0.25
—
0.25
—
0.25
UI
Table 1–30. Transceiver Block Jitter Specifications for Stratix IV GX Devices (1), (2) (Part 6 of 9)
Symbol/
Description
Conditions
–2 Commercial
Speed Grade
–3 Commercial/
Industrial
and –2× Commercial
Speed Grade
–3 Military (3) and
–4 Commercial/
Industrial Speed
Grade
Unit
Min
Typ
Max
Min
Typ
Max
Min Typ
Max
相關PDF資料 |
PDF描述 |
|---|---|
| 24AA32AT-I/SM | IC EEPROM 32KBIT 400KHZ 8SOIC |
| HMC50DRXN | CONN EDGECARD 100PS DIP .100 SLD |
| EP4S100G4F45I3 | IC STRATIX IV FPGA 360K 1932FBGA |
| HMC50DRXH | CONN EDGECARD 100PS DIP .100 SLD |
| FMC25DRXI | CONN EDGECARD 50POS DIP .100 SLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EP4S40G5H40I3N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV 21248 LABs 654 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4SE110 | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Stratix IV Device |
| EP4SE230 | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Stratix IV Device |
| EP4SE230F29C2 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV E 9120 LABs 488 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4SE230F29C2N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV E 9120 LABs 488 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復。