- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97917 > EP20K200CP240C9ES 256K, 32K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: 0°C to 70°C; Package: 32-PLCC PDF資料下載
參數(shù)資料
| 型號(hào)： | EP20K200CP240C9ES |
| 英文描述： | 256K, 32K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: 0°C to 70°C; Package: 32-PLCC |
| 中文描述： | 專用集成電路 |
| 文件頁(yè)數(shù)： | 65/114頁(yè) |
| 文件大?。?/td> | 1623K |
| 代理商： | EP20K200CP240C9ES |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)當(dāng)前第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)
54
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Notes to tables:
(1)
All input clock specifications must be met. The PLL may not lock onto an incoming clock if the clock specifications
are not met, creating an erroneous clock within the device.
(2)
The maximum lock time is 40 s or 2000 input clock cycles, whichever occurs first.
(3)
Before configuration, the PLL circuits are disable and powered down. During configuration, the PLLs are still
disabled. The PLLs begin to lock once the device is in the user mode. If the clock enable feature is used, lock begins
once the CLKLK_ENA pin goes high in user mode.
(4)
The PLL VCO operating range is 200 MHz fVCO 840 MHz for LVDS mode.
Table 18. APEX 20KE Clock Input & Output Parameters
Symbol
Parameter
I/O Standard
-1X Speed Grade
-2X Speed Grade
Units
Min
Max
Min
Max
fVCO (4)
Voltage controlled oscillator
operating range
200
500
200
500
MHz
fCLOCK0
Clock0
PLL output frequency
for internal use
1.5
335
1.5
200
MHz
fCLOCK1
Clock1
PLL output frequency
for internal use
20
335
20
200
MHz
fCLOCK0_EXT
Output clock frequency for
external clock0 output
3.3-V LVTTL
1.5
245
1.5
226
MHz
2.5-V LVTTL
1.5
234
1.5
221
MHz
1.8-V LVTTL
1.5
223
1.5
216
MHz
GTL+
1.5
205
1.5
193
MHz
SSTL-2 Class I
1.5
158
1.5
157
MHz
SSTL-2 Class II
1.5
142
1.5
142
MHz
SSTL-3 Class I
1.5
166
1.5
162
MHz
SSTL-3 Class II
1.5
149
1.5
146
MHz
LVDS
1.5
420
1.5
350
MHz
fCLOCK1_EXT
Output clock frequency for
external clock1 output
3.3-V LVTTL
20
245
20
226
MHz
2.5-V LVTTL
20
234
20
221
MHz
1.8-V LVTTL
20
223
20
216
MHz
GTL+
20
205
20
193
MHz
SSTL-2 Class I
20
158
20
157
MHz
SSTL-2 Class II
20
142
20
142
MHz
SSTL-3 Class I
20
166
20
162
MHz
SSTL-3 Class II
20
149
20
146
MHz
LVDS
20
420
20
350
MHz
fIN
Input clock frequency
3.3-V LVTTL
1.5
290
1.5
257
MHz
2.5-V LVTTL
1.5
281
1.5
250
MHz
1.8-V LVTTL
1.5
272
1.5
243
MHz
GTL+
1.5
303
1.5
261
MHz
SSTL-2 Class I
1.5
291
1.5
253
MHz
SSTL-2 Class II
1.5
291
1.5
253
MHz
SSTL-3 Class I
1.5
300
1.5
260
MHz
SSTL-3 Class II
1.5
300
1.5
260
MHz
LVDS
1.5
420
1.5
350
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP20K200EFI484-2ES | 64K, 8K x 8 Bit; 5 Volt, Byte Alterable EEPROM; Temperature Range: -55°C to 125°C; Package: 32-LCC |
| EP20K200EFI484-3ES | FPGA |
| EP20K200EFI672-1ES | FPGA |
| EP20K200EFI672-2ES | FPGA |
| EP20K200EFI672-3ES | FPGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K200CP240I7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| EP20K200CP240I7ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| EP20K200CP240I8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| EP20K200CP240I8ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| EP20K200CP240I9 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。