參數(shù)資料
型號: EL4584C
英文描述: Horizontal Genlock(PLL sub system)(水平發(fā)生鎖定器(鎖相環(huán)附屬系統(tǒng)))
中文描述: 水平同步鎖相(PLL頻率分制)(水平發(fā)生鎖定器(鎖相環(huán)附屬系統(tǒng)))
文件頁數(shù): 10/16頁
文件大?。?/td> 275K
代理商: EL4584C
EL4584C
Horizontal Genlock 4 FSC
AC Electrical Characteristics (V
DD
e
5V TA e 25 C unless otherwise noted)
Parameter
Conditions
Temp
Min
Typ
Max
Test
Units
Level
VCO Gain
20 MHz
Test Circuit 1
25 C
155
V
dB
H-sync SN Ratio
VDD e 5V (Note 2)
25 C35
V
dB
Jitter
VCXO Oscillator
25 C1
V
ns
Jitter
LC Oscillator (Typ)
25 C10
V
ns
Note 2 Noisy video signal input to EL4583C H-sync input to EL4584C Test for positive signal lock
Pin Description
Pin No
Pin Name
Function
1612
Prog ABC
Digital inputs to select d N value for internal counter See table below for values
3
OscVCO Out
Output of internal inverteroscillator Connect to external crystal or LC tank VCO circuit
4VDD (A)
Analog positive supply for oscillator PLL circuits
5
OscVCO In
Input from external VCO
6VSS (A)
Analog ground for oscillator PLL circuits
7
Charge Pump Out Connect to loop filter If the H-sync phase is leading or H-sync frequency l CLKdN current is pumped
into the filter capacitor to increase VCO frequency If H-sync phase is lagging or frequency k CLKdN
current is pumped out of the filter capacitor to decrease VCO frequency During coast mode or when
locked charge pump goes to a high impedance state
8
Div Select
Divide select input When high the internal divider is enabled and EXT DIV becomes a test pin
outputting CLKdN When low the internal divider is disabled and EXT DIV is an input from an
external dN
9
Coast
Tri-state logic input Low(k
VCC) e normal mode Hi Z(or
to
VCC) e fast lock mode
High(l
VCC) e coast mode
10
H-sync In
Horizontal sync pulse (CMOS level) input
11
VDD (D)
Positive supply for digital IO circuits
12
Lock Det
Lock Detect output Low level when PLL is locked Pulses high when out of lock
13
Ext Div
External Divide input when DIV SEL is low internal dN output when DIV SEL is high
14
VSS (D)
Ground for digital IO circuits
15
CLK Out
Buffered output of the VCO
VCO Divisors Table 1
Prog A
Prog B
Prog C
Div Value
Pin 16
Pin 1
Pin 2
N
0
851
0
1
864
0
1
0
944
0
1
1135
1
0
682
1
0
1
858
1
0
780
1
910
3
TD
is
35in
TAB
WIDE
TD
is
35in
相關(guān)PDF資料
PDF描述
EL4585 Horizontal Genlock, 8 FSC
EL4585C Horizontal Genlock, 8 FSC
EL4585CN Horizontal Genlock, 8 FSC
EL4585CS Horizontal Genlock, 8 FSC
EL5144C 103dB SNR Stereo ADC with Single-Ended Inputs 20-SSOP -40 to 85
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EL4584CN 功能描述:IC PLL VIDEO GP 36MHZ 16-DIP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:*
EL4584CS 功能描述:IC PLL VIDEO GP 36MHZ 16-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:*
EL4584CS-T13 功能描述:IC GENLOCK HORZ 4FSC 16-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:*
EL4584CST-13 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:Horizontal Genlock, 4FSC
EL4584CS-T7 功能描述:IC PLL VIDEO GP 36MHZ 16-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:*