熱氧化工藝及生長(zhǎng)原理討論
擴(kuò)散原理
擴(kuò)散方程及擴(kuò)散雜質(zhì)分布
擴(kuò)散方法
擴(kuò)散層質(zhì)量參數(shù)及擴(kuò)散工藝條件選擇
擴(kuò)散引起的外延層-襯底界面的雜質(zhì)再分布
離子注入原理及分析
光刻工藝及其工藝要求
光刻缺陷及影響
其它光刻技術(shù)簡(jiǎn)介
光刻工藝對(duì)光刻版的質(zhì)量要求
常規(guī)制版工藝
光刻底版及其制備
隔離工藝與原理
隔離工藝
表面鈍化工藝及原理概述
二氧化硅-硅系統(tǒng)中的電荷
表面內(nèi)電極接觸與互連
Verilog HDL中reg寄存器類型
Integer寄存器類型
Verilog HDL操作數(shù)
Verilog HDL無符號(hào)數(shù)和有符號(hào)數(shù)
按位操作符
Verilog HDL歸約操作符
Verilog HDL連接和復(fù)制操作
Verilog HDL的多輸入門
Verilog HDL的多輸出門
Verilog HDL隱式線網(wǎng)
Verilog HDL主從觸發(fā)器舉例
Verilog HDL奇偶電路
集成晶體管的版圖設(shè)計(jì)
Verilog HDL 結(jié)構(gòu)建模--模塊定義結(jié)構(gòu)
Verilog HDL 行為建模
Verilog HDL行為建模--- 順序語句塊
IITC關(guān)注的下一代低k介質(zhì)材料
銅線上使用鈷封層的優(yōu)越性
薄膜生長(zhǎng)中的表面動(dòng)力學(xué)間題
硅－硅直接鍵合工藝機(jī)理和模擬的研究
鍍銀銅粉導(dǎo)電涂料的制備及腐蝕失效研究
靈活的互連設(shè)計(jì)
推動(dòng)串行互連革命
Mellanox 公司突破 10Gb/s 高速互連產(chǎn)品的價(jià)格壁壘
我國(guó)微電子發(fā)展概況
IC設(shè)計(jì)業(yè)面對(duì)嚴(yán)峻形勢(shì)
SBD在TTL中起到的嵌位作用
場(chǎng)區(qū)寄生MOSFET
晶閘管的外形結(jié)構(gòu)
版圖設(shè)計(jì)的準(zhǔn)備工作
退火
二氧化硅層的主要作用
買賣網(wǎng)電子技術(shù)資料、開發(fā)技術(shù)
由北京輝創(chuàng)互動(dòng)信息技術(shù)有限公司獨(dú)家運(yùn)營(yíng)
粵ICP備14064281號(hào) 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086