- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4436 > APA300-PQG208A (Microsemi SoC)IC FPGA PROASIC+ 300K 208-PQFP PDF資料下載
參數(shù)資料
| 型號： | APA300-PQG208A |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 105/178頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA PROASIC+ 300K 208-PQFP |
| 標準包裝： | 24 |
| 系列： | ProASICPLUS |
| RAM 位總計： | 73728 |
| 輸入/輸出數(shù)： | 158 |
| 門數(shù)： | 300000 |
| 電源電壓： | 2.375 V ~ 2.625 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 125°C |
| 封裝/外殼： | 208-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 208-PQFP（28x28） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁當前第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁
ProASICPLUS Flash Family FPGAs
2- 22
v5.9
Note: Each RAM block contains a multiplexer (called DMUX) for each output signal, increasing design efficiency. These DMUX cells do not
consume any core logic tiles and connect directly to high-speed routing resources between the RAM blocks. They are used when
RAM blocks are cascaded and are automatically inserted by the software tools.
Figure 2-18 Example SRAM Block Diagrams
Table 2-14 Memory Block SRAM Interface Signals
SRAM Signal
Bits
In/Out
Description
WCLKS
1
In
Write clock used on synchronization on write side
RCLKS
1
In
Read clock used on synchronization on read side
RADDR<0:7>
8
In
Read address
RBLKB
1
In
Read block select (active Low)
RDB
1
In
Read pulse (active Low)
WADDR<0:7>
8
In
Write address
WBLKB
1
In
Write block select (active Low)
DI<0:8>
9
In
Input data bits <0:8>, <8> can be used for parity In
WRB
1
In
Write pulse (active Low)
DO<0:8>
9
Out
Output data bits <0:8>, <8> can be used for parity out
RPE
1
Out
Read parity error (active High)
WPE
1
Out
Write parity error (active High)
PARODD
1
In
Selects odd parity generation/detect when High, even parity when Low
Note: Not all signals shown are used in all modes.
SRAM
(256x9)
DI <0:8>
DO <0:8>
RADDR <0:7>
WADDR <0:7>
WRB
RDB
WBLKB
RBLKB
WCLKS
RCLKS
RPE
PARODD
DI <0:8>
WADDR <0:7>
WRB
WBLKB
PARODD
WPE
SRAM
(256x9)
DI <0:8>
DO <0:8>
WADDR <0:7>
WRB
RDB
WBLKB
RBLKB
WCLKS
RPE
PARODD
WPE
RADDR <0:7>
PARODD
DI <0:8>
DO <0:8>
RADDR <0:7>
WADDR <0:7>
WRB
RDB
WBLKB
RBLKB
RCLKS
RPE
WPE
DO <0:8>
RADDR <0:7>
RDB
RBLKB
RCLKS
RPE
Sync Write
and
Sync Read
Ports
Async Write
and
Async Read
Ports
Sync Write
and
Async Read
Ports
Async Write
and
Sync Read
Ports
SRAM
(256x9)
SRAM
(256x9)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| APA300-PQ208A | IC FPGA PROASIC+ 300K 208-PQFP |
| A54SX32A-BGG329I | IC FPGA SX 48K GATES 329-BGA |
| A54SX32A-1BG329 | IC FPGA SX 48K GATES 329-BGA |
| A54SX32A-BG329I | IC FPGA SX 48K GATES 329-BGA |
| A54SX32A-1BGG329 | IC FPGA SX 48K GATES 329-BGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| APA300-PQG208I | 功能描述:IC FPGA PROASIC+ 300K 208-PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ProASICPLUS 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27） |
| APA300-PQG208M | 制造商:Microsemi Corporation 功能描述:FPGA PROASICPLUS 300K GATES 180MHZ 0.22UM 2.5V 208PQFP - Trays |
| APA300-PQGB | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-PQGES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-PQGI | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。