- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375263 > ADS1256IDB Very Low Noise, 24-Bit Analog-to-Digital Converter PDF資料下載
參數(shù)資料
| 型號： | ADS1256IDB |
| 英文描述： | Very Low Noise, 24-Bit Analog-to-Digital Converter |
| 中文描述： | 極低噪聲，24位模擬數(shù)字轉換器 |
| 文件頁數(shù)： | 6/39頁 |
| 文件大小： | 427K |
| 代理商： | ADS1256IDB |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁
SBAS288D JUNE 2003 REVISED AUGUST 2004
www.ti.com
6
PARAMETER MEASUREMENT INFORMATION
SCLK
CS
DIN
DOUT
t
1
t
3
t
2H
t
4
t
5
t
2L
t
6
t
9
t
8
t
7
t
11
t
10
Figure 1. Serial Interface Timing
TIMING CHARACTERISTICS FOR FIGURE 1
SYMBOL
DESCRIPTION
MIN
MAX
UNIT
τ
CLKIN(1)
τ
DATA(2)
ns
t1
SCLK period
4
10
t2H
SCLK pulse width: high
200
9
τ
DATA
ns
t2L
SCLK pulse width: low
200
t3
CS low to first SCLK: setup time(3)
0
ns
t4
Valid DIN to SCLK falling edge: setup time
50
ns
t5
Valid DIN to SCLK falling edge: hold time
50
ns
t6
Delay from last SCLK edge for DIN to first SCLK rising edge for DOUT: RDATA, RDATAC,
RREG Commands
SCLK rising edge to valid new DOUT: propagation delay(4)
50
τ
CLKIN
t7
50
ns
t8
SCLK rising edge to DOUT invalid: hold time
0
ns
t9
Last SCLK falling edge to DOUT high impedance
NOTE: DOUT goes high impedance immediately when CS goes high
6
10
τ
CLKIN
t10
CS low after final SCLK falling edge
0
ns
RREG, WREG, RDATA
4
τ
CLKIN
τ
CLKIN
t11
Final SCLK falling edge of command to first SCLK
rising edge of next command.
RDATAC, RESET, SYNC
24
RDATAC, STANDBY, SELFOCAL, SY-
SOCAL, SELFGCAL,
SYSGCAL, SELFCAL
Wait for DRDY to go low
(1)
τ
CLKIN = master clock period = 1/fCLKIN.
(2)
τ
DATA = output data period 1/fDATA.
(3)CS can be tied low.
(4)DOUT load = 20pF
100k
to DGND.
相關PDF資料 |
PDF描述 |
|---|---|
| ADS1256IDBR | Very Low Noise, 24-Bit Analog-to-Digital Converter |
| ADS1256IDBT | Very Low Noise, 24-Bit Analog-to-Digital Converter |
| ADS1255 | Very Low Noise, 24-Bit Analog-to-Digital Converter |
| ADS1256 | Very Low Noise, 24-Bit Analog-to-Digital Converter |
| ADS1271 | 24 BIT WIDE BANDWIDTH ANALOG TO DIGITAL CONVERTER |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADS1256IDBR | 功能描述:模數(shù)轉換器 - ADC 24Bit 30kSPS Very Lo-Noise Delta-Sigma RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結構:Sigma-Delta 轉換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| ADS1256IDBRG4 | 功能描述:模數(shù)轉換器 - ADC 24Bit 30kSPS Very Lo-Noise Delta-Sigma RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結構:Sigma-Delta 轉換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| ADS1256IDBT | 功能描述:模數(shù)轉換器 - ADC 24Bit 30kSPS Very Lo-Noise Delta-Sigma RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結構:Sigma-Delta 轉換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| ADS1256IDBTG4 | 功能描述:模數(shù)轉換器 - ADC 24Bit 30kSPS Very Lo-Noise Delta-Sigma RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結構:Sigma-Delta 轉換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| ADS1257IRGWR | 功能描述:ANALOG TO DIGITAL CONVERTERS - A 制造商:texas instruments 系列:* 包裝:帶卷（TR） 零件狀態(tài):在售 封裝/外殼:20-VQFN 裸露焊盤 供應商器件封裝:20-VQFN（5x5） 標準包裝:3,000 |
發(fā)布緊急采購，3分鐘左右您將得到回復。