- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10956 > ADAU1373BCBZ-R7 (Analog Devices Inc)IC CODEC LP W/HDPH AMP 81WLSCP PDF資料下載
參數(shù)資料
| 型號： | ADAU1373BCBZ-R7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 246/296頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CODEC LP W/HDPH AMP 81WLSCP |
| 標準包裝： | 1 |
| 類型： | 音頻編解碼器 |
| 數(shù)據(jù)接口： | I²C，串行 |
| 分辨率（位）： | 24 b |
| ADC / DAC 數(shù)量： | 1 / 2 |
| 三角積分調(diào)變： | 是 |
| S/N 比，標準 ADC / DAC (db)： | 96 / 96 |
| 動態(tài)范圍，標準 ADC / DAC (db)： | 96 / 96 |
| 電壓 - 電源，模擬： | 1.62 V ~ 1.98 V |
| 電壓 - 電源，數(shù)字： | 1.08 V ~ 1.98 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 81-UFBGA，WLCSP |
| 供應商設備封裝： | 81-WLCSP（4.05x3.82） |
| 包裝： | 標準包裝 |
| 其它名稱： | ADAU1373BCBZ-R7DKR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁當前第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁
ADAU1373
Rev. 0 | Page 53 of 296
DIGITAL AUDIO INTERFACE
The ADAU1373 provides three digital audio interface ports:
Digital Audio Interface A, Digital Audio Interface B, and Digital
Audio Interface C. Each port can receive and transmit audio data in
various serial formats. The ports can be configured as master or
slave, accommodating many possible system design combinations.
Each port has a frame clock (LRCLKA to LRCLKC), a bit clock
(BCLKA to BCLKC), and data receive and data transmit pins
(SDATAINA to SDATAINC and SDATAOUTA to SDATAOUTC)
available. The possible serial audio data formats are right justified,
left justified, I2S, and DSP mode. The format for the ports can be
set using Register 0x44 for Digital Audio Interface A, Register 0x45
for Digital Audio Interface B, and Register 0x46 for Digital Audio
Interface C. The serial data is received or transmitted MSB first,
followed by the remaining data bits. For more information about
the serial data input/output formats, see Figure 98 to Figure 100.
The registers allow each port to be set independently, as either
master or slave. In addition, these registers provide controls for
bit clock polarity, swapping left/right data, inverting the frame
clock, and adjusting data width. Figure 97 shows the audio
interface and ASRC block diagram.
Digital Audio Interface A, Digital Audio Interface B, and Digital
Audio Interface C can go through the ASRC or directly to the
internal digital engine. The ASRCs on each port allow system
design flexibility to accommodate sample rates at the ports that
are different from those accommodated by the internal DSP.
The digital audio interface ports can be independently configured
as master or slave by using the MSx bit (Bit 6) in Register 0x44,
Register 0x45, and Register 0x46 for Digital Audio Interface A,
Digital Audio Interface B, and Digital Audio Interface C, respec-
tively. This allows a number of different options for using the
three ports.
When the ports are configured in master mode, the ports derive
the bit clock and frame clock using either AIFCLKA or AIFCLKB,
which are derived from PLLA and PLLB, respectively. The sample
rate can be selected using Bits[4:2] in Register 0x47, Register 0x48,
and Register 0x49 for Digital Audio Interface A, Digital Audio
Interface B, and Digital Audio Interface C, respectively.
In slave mode, the port accepts the bit clock and the frame clock
from the master in the system. If the ASRCs are enabled, the
port is not required to be synchronous to the master clock.
However, if the ASRCs are disabled, ensure that the port is
synchronous to the master in the system by providing the
master clock from the respective master.
fS_A_EXT
ASRCA
DSP
DAC1
DAC2
ADC/
DMCA
DMCB
MIX/MUX
DIGITAL
AUDIO
INTERFACE A
AIFA_REC
AIFA_PB
AIFB_REC
AIFB_PB
AIFC_REC
AIFC_PB
FDSP_CH2_DOUT
FDSP_CH2_DIN
FDSP_CH3_DOUT
FDSP_CH3_DIN
FDSP_CH4_DOUT
FDSP_CH4_DIN
FDSP CLK (128 × fS)
ASRC CLK
(256 ×
fS)
BCLKA
DOUT_A
DIN_A
fS_A_INT
BCLK_A
DOUT_A
DIN_A
fS_DSP
BCLK_DSP
DOUT_DSP
DIN_DSP
fS_B_EXT
ASRCB
DIGITAL
AUDIO
INTERFACE B
BCLK_B
DOUT_B
DIN_B
fS_B_INT
BCLK_B
DOUT_B
DIN_B
fS_DSP
BCLK_DSP
DOUT_DSP
DIN_DSP
fS_C_EXT
ASRCC
DIGITAL
AUDIO
INTERFACE C
AIFCLKA
AIFCLKB
(256 ×
fS)
BCLK_C
DOUT_C
DIN_C
fS_C_INT
BCLK_C
DOUT_C
DIN_C
fS_DSP
BCLK_DSP
DOUT_DSP
DIN_DSP
CODEC
ENGINE
08975-
015
Figure 97. Digital Audio Interface and ASRC Block Diagram
相關PDF資料 |
PDF描述 |
|---|---|
| VI-22K-IY-F1 | CONVERTER MOD DC/DC 40V 50W |
| VI-22J-IY-F2 | CONVERTER MOD DC/DC 36V 50W |
| VI-22H-IY-F3 | CONVERTER MOD DC/DC 52V 50W |
| VI-224-IY-F4 | CONVERTER MOD DC/DC 48V 50W |
| VI-223-IY-F2 | CONVERTER MOD DC/DC 24V 50W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1373BCBZ-RL | 功能描述:IC CODEC LP CLASS G HP 81WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應商設備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Noise Stereo Codec with Enhanced Recording and Playback Processing |
| ADAU1381BCBZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應商設備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCBZ-RL7 | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應商設備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1381BCPZ | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應商設備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復。