參數(shù)資料
型號： AD9778ABSVZRL
廠商： Analog Devices Inc
文件頁數(shù)： 32/56頁
文件大?。?/td> 0K
描述： DAC 14BIT 1.0GSPS 100-TQFP
產(chǎn)品培訓(xùn)模塊： DAC Architectures
標(biāo)準(zhǔn)包裝： 1,000
位數(shù)： 14
數(shù)據(jù)接口： 并聯(lián)
轉(zhuǎn)換器數(shù)目： 2
電壓電源： 模擬和數(shù)字
功率耗散（最大）： 300mW
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP 裸露焊盤
供應(yīng)商設(shè)備封裝： 100-TQFP-EP（14x14）
包裝： 帶卷 (TR)
輸出數(shù)目和類型： 4 電流，單極；4 電流，雙極
采樣率（每秒）： 1G
AD9776A/AD9778A/AD9779A
Rev. B | Page 38 of 56
Table 21. Inverse Sinc Filter
As shown in Table 20, the mixing functions of most of the
modes result in cross-coupling of samples between the I and Q
channels. The I and Q channels only operate independently
with the fS/2 mode. This means that real modulation using both
the I and Q DAC outputs can only be done in the fS/2 mode. All
other modulation modes require complex input data and
produce complex output signals.
Lower Coefficient
Upper Coefficient
Integer Value
H(1)
H(9)
+2
H(2)
H(8)
4
H(3)
H(7)
+10
H(4)
H(6)
35
H(5)
N/A
+401
Table 20. Modulation Mixing Sequences
Modulation
The inverse sinc filter is disabled by default. It can be enabled by
setting the inverse sinc enable bit (Bit 3) in Register 0x02.
Mixing Sequence
fDAC/2
I = I, I, I, I, …
0
–0.5
–1.0
–1.5
–2.0
–2.5
–3.0
–3.5
–4.0
–4.5
0
0.05 0.10 0.15
0.20 0.25 0.30 0.35
0.40
0.45 0.50
f/fSAMPLE
(d
B
)
06
45
2-
08
8
SINC–1 RESPONSE
COMBINED SINC AND SINC–1 RESPONSE
Q = Q, Q, Q, Q, …
fDAC/4
I = I, Q, I, Q, …
Q = Q, I, Q, I, …
fDAC/4
I = I, Q, I, Q, …
Q = Q, I, Q, I, …
fDAC/8
I = I, r(I + Q), Q, r(I + Q), I, r(I + Q), Q, r(I Q),
…
Q = Q, r(Q I), I, r(Q + I), Q, r(Q + I), I, r(Q + I),
…
where r = √2/2
INVERSE SINC FILTER
The inverse sinc filter is implemented as a nine-tap FIR filter. It
is designed to provide less than ±0.05 dB pass-band ripple up to
a frequency of 0.4 × fDATA. To provide the necessary gain at the
upper end of the pass band, the inverse sinc filter has an intrinsic
insertion loss of 3.4 dB. The transfer function is shown in
Figure 71 and the tap coefficients are given in Table 21.
Figure 71. Transfer Function of Inverse Sinc Filter with the DAC sin(x)/x Output
相關(guān)PDF資料
PDF描述
VI-B1V-MU CONVERTER MOD DC/DC 5.8V 200W
VI-23H-IV CONVERTER MOD DC/DC 52V 150W
VI-23F-IV CONVERTER MOD DC/DC 72V 150W
VE-B3B-MU CONVERTER MOD DC/DC 95V 200W
AD9778BSVZRL IC DAC 14BIT DUAL 1GSPS 100TQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9778A-DPG2-EBZ 功能描述:BOARD EVALUATION FOR AD9778A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 數(shù)模轉(zhuǎn)換器 (DAC) 系列:* 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- DAC 的數(shù)量:4 位數(shù):12 采樣率（每秒）:- 數(shù)據(jù)接口:串行，SPI? 設(shè)置時間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581
AD9778A-EBZ 制造商:Analog Devices 功能描述:Dual 12 /14 /16 Bit, 1 GSPS, Digital To Analog Converters Development Kit 制造商:Analog Devices 功能描述:DUAL 14B, 1.0 GSPS TXDAC - Bulk
AD9778BSVZ 功能描述:IC DAC 14BIT DUAL 1GSPS 100TQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1,000 系列:- 設(shè)置時間:1µs 位數(shù):8 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:8 電壓電源:雙 ± 功率耗散（最大）:941mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:24-SOIC W 包裝:帶卷 (TR) 輸出數(shù)目和類型:8 電壓，單極 采樣率（每秒）:*
AD9778BSVZ1 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual 12-/14-/16-Bit, 1 GSPS, Digital-to-Analog Converters
AD9778BSVZRL 功能描述:IC DAC 14BIT DUAL 1GSPS 100TQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 產(chǎn)品培訓(xùn)模塊:Data Converter Fundamentals DAC Architectures 標(biāo)準(zhǔn)包裝:750 系列:- 設(shè)置時間:7µs 位數(shù):16 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:雙 ± 功率耗散（最大）:100mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-LCC（J 形引線） 供應(yīng)商設(shè)備封裝:28-PLCC（11.51x11.51） 包裝:帶卷 (TR) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:143k
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*