- 您現在的位置：買賣IC網 > PDF目錄10533 > AD9649BCPZ-20 (Analog Devices Inc)IC ADC 14BIT 20MSPS 32LFCSP PDF資料下載
參數資料
| 型號： | AD9649BCPZ-20 |
| 廠商： | Analog Devices Inc |
| 文件頁數： | 13/32頁 |
| 文件大小： | 0K |
| 描述： | IC ADC 14BIT 20MSPS 32LFCSP |
| 標準包裝： | 1 |
| 位數： | 14 |
| 采樣率（每秒）： | 20M |
| 數據接口： | 串行，SPI? |
| 轉換器數目： | 1 |
| 功率耗散（最大）： | 51.8mW |
| 電壓電源： | 模擬和數字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 32-LFCSP-VQ |
| 包裝： | 托盤 |
| 輸入數目和類型： | 2 個單端，單極；1 個差分，單極 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
AD9649
Rev. 0 | Page 20 of
32
CLOCK INPUT CONSIDERATIONS
For optimum performance, clock the AD9649 sample clock inputs,
CLK+ and CLK, with a differential signal. The signal is typi-
cally ac-coupled into the CLK+ and CLK pins via a transformer
or capacitors. These pins are biased internally (see Figure 46) and
require no external bias.
0.9V
AVDD
2pF
CLK–
CLK+
08
53
9-
0
16
Figure 46. Equivalent Clock Input Circuit
Clock Input Options
The AD9649 has a very flexible clock input structure. The clock
input can be a CMOS, LVDS, LVPECL, or sine wave signal.
Regardless of the type of signal being used, clock source jitter is
of great concern, as described in the Jitter Considerations section.
ing the AD9649. The CLK inputs support up to 4× the rated sample
rate when using the internal clock divider feature. A low jitter clock
source is converted from a single-ended signal to a differential
signal using either an RF transformer or an RF balun.
0.1F
SCHOTTKY
DIODES:
HSMS2822
CLOCK
INPUT
50
100
CLK–
CLK+
ADC
Mini-Circuits
ADT1-1WT, 1:1 Z
XFMR
08
53
9-
01
7
Figure 47. Transformer-Coupled Differential Clock (3 MHz to 200 MHz)
0.1F
1nF
CLOCK
INPUT
1nF
50
CLK–
CLK+
SCHOTTKY
DIODES:
HSMS2822
ADC
08
53
9-
0
18
Figure 48. Balun-Coupled Differential Clock (Up to 4× Rated Sample Rate)
The RF balun configuration is recommended for clock frequen-
cies between 80 MHz and 320 MHz, and the RF transformer is
recommended for clock frequencies from 3 MHz to 200 MHz.
The back-to-back Schottky diodes across the transformer/balun
secondary limit clock excursions into the AD9649 to ~0.8 V p-p
differential.
This limit helps prevent the large voltage swings of the clock
from feeding through to other portions of the AD9649 while
preserving the fast rise and fall times of the signal that are critical
to a low jitter performance.
If a low jitter clock source is not available, another option is to
ac couple a differential PECL signal to the sample clock input
excellent jitter performance.
100
0.1F
240
240
50k
50k
CLK–
CLK+
CLOCK
INPUT
CLOCK
INPUT
ADC
AD951x
PECL DRIVER
0
853
9-
01
9
Figure 49. Differential PECL Sample Clock (Up to 4× Rated Sample Rate)
A third option is to ac couple a differential LVDS signal to the
clock drivers offer excellent jitter performance.
100
0.1F
50k
50k
CLK–
CLK+
ADC
CLOCK
INPUT
CLOCK
INPUT
AD951x
LVDS DRIVER
0
853
9-
020
Figure 50. Differential LVDS Sample Clock (Up to 4× Rated Sample Rate)
In some applications, it may be acceptable to drive the sample
clock inputs with a single-ended 1.8 V CMOS signal. In such
applications, drive the CLK+ pin directly from a CMOS gate, and
bypass the CLK pin to ground with a 0.1 μF capacitor (see
OPTIONAL
100
0.1F
50
1
150
RESISTOR IS OPTIONAL.
CLK–
CLK+
ADC
VCC
1k
1k
CLOCK
INPUT
AD951x
CMOS DRIVER
08
53
9-
02
1
Figure 51. Single-Ended 1.8 V CMOS Input Clock (Up to 200 MHz)
Input Clock Divider
The AD9649 contains an input clock divider with the ability
to divide the input clock by integer values of 1, 2, or 4.
相關PDF資料 |
PDF描述 |
|---|---|
| 97-3101A-14S-6S | CONN RECEPT CBL MNT 6POS W/SOCK |
| VE-J3V-MY-F1 | CONVERTER MOD DC/DC 5.8V 50W |
| LTC1741CFW | IC ADC 12BIT 65MSPS 48-TSSOP |
| VE-J3T-MY-F4 | CONVERTER MOD DC/DC 6.5V 50W |
| AD7893ANZ-5 | IC ADC 12BIT SRL T/H LP 8DIP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AD9649BCPZ-40 | 功能描述:IC ADC 14BIT 40MSPS 32LFCSP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 模數轉換器 系列:- 其它有關文件:TSA1204 View All Specifications 標準包裝:1 系列:- 位數:12 采樣率（每秒）:20M 數據接口:并聯 轉換器數目:2 功率耗散（最大）:155mW 電壓電源:模擬和數字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應商設備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數目和類型:4 個單端，單極；2 個差分，單極 產品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6 |
| AD9649BCPZ-65 | 功能描述:IC ADC 14BIT 65MSPS 32LFCSP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 模數轉換器 系列:- 其它有關文件:TSA1204 View All Specifications 標準包裝:1 系列:- 位數:12 采樣率（每秒）:20M 數據接口:并聯 轉換器數目:2 功率耗散（最大）:155mW 電壓電源:模擬和數字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應商設備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數目和類型:4 個單端，單極；2 個差分，單極 產品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6 |
| AD9649BCPZ-80 | 功能描述:IC ADC 14BIT 80MSPS 32LFCSP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 模數轉換器 系列:- 其它有關文件:TSA1204 View All Specifications 標準包裝:1 系列:- 位數:12 采樣率（每秒）:20M 數據接口:并聯 轉換器數目:2 功率耗散（最大）:155mW 電壓電源:模擬和數字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應商設備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數目和類型:4 個單端，單極；2 個差分，單極 產品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6 |
| AD9649BCPZRL7-20 | 功能描述:IC ADC 14BIT 20MSPS 32LFCSP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 模數轉換器 系列:- 標準包裝:1,000 系列:- 位數:12 采樣率（每秒）:300k 數據接口:并聯 轉換器數目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數目和類型:1 個單端，單極；1 個單端，雙極 |
| AD9649BCPZRL7-40 | 功能描述:IC ADC 14BIT 40MSPS 32LFCSP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 模數轉換器 系列:- 標準包裝:1,000 系列:- 位數:12 采樣率（每秒）:300k 數據接口:并聯 轉換器數目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數目和類型:1 個單端，單極；1 個單端，雙極 |
發(fā)布緊急采購，3分鐘左右您將得到回復。