- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10296 > AD7366BRUZ-5-RL7 (Analog Devices Inc)IC ADC 12BIT DUAL BIPO 24-TSSOP PDF資料下載
參數(shù)資料
| 型號： | AD7366BRUZ-5-RL7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 26/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 12BIT DUAL BIPO 24-TSSOP |
| 設(shè)計(jì)資源： | Driving the AD7366/7 Bipolar SAR ADC in Low-Distortion DC-Coupled Appls (CN0042) |
| 標(biāo)準(zhǔn)包裝： | 1,000 |
| 系列： | iCMOS® |
| 位數(shù)： | 12 |
| 采樣率（每秒）： | 500k |
| 數(shù)據(jù)接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 功率耗散（最大）： | 88.8mW |
| 電壓電源： | 模擬和數(shù)字，雙 ± |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-TSSOP（0.173"，4.40mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 24-TSSOP |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 4 個單端，單極；4 個單端，雙極 |
| 配用： | EVAL-AD7366CBZ-ND - BOARD EVALUATION FOR AD7366 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁
AD7366-5/AD7367-5
Rev. A | Page 7 of 28
TIMING SPECIFICATIONS
AVCC = DVCC = 4.75 V to 5.25 V; VDD = 5 V to 16.5 V; VSS = 16.5 V to 5 V; VDRIVE = 2.7 V to 5.25 V; TA = TMIN to TMAX, unless otherwise noted.1
Table 4.
Parameter
2.7 V ≤ VDRIVE ≤ 5.25 V
Unit
Test Conditions/Comments
tCONVERT
Conversion time, internal clock. CONVST falling edge to BUSY falling edge.
1.25
μs max
For the AD7367-5.
1.25
μs max
For the AD7366-5.
fSCLK
10
kHz min
Frequency of serial read clock.
20
MHz max
tQUIET
50
ns min
Minimum quiet time required between the end of serial read and the start of the next
conversion.
t1
10
ns min
Minimum CONVST low pulse.
t2
40
ns min
CONVST falling edge to BUSY rising edge.
t3
0
ns min
BUSY falling edge to MSB valid once CS is low for t4 prior to BUSY going low.
t4
10
ns max
Delay from CS falling edge until Pin 1 (DOUTA) and Pin 23 (DOUTB) are three-state disabled.
20
ns max
Data access time after SCLK falling edge.
t6
7
ns min
SCLK to data valid hold time.
t7
0.3 × tSCLK
ns min
SCLK low pulse width.
t8
0.3 × tSCLK
ns min
SCLK high pulse width.
t9
10
ns max
CS rising edge to DOUTA, DOUTB, high impedance.
tPOWER-UP
70
μs max
Power up time from shutdown mode; time required between CONVST rising edge and
CONVST falling edge.
1 Sample tested during initial release to ensure compliance. All input signals are specified with tR = tF = 5 ns (10% to 90% of VDRIVE) and timed from a voltage level of 1.6 V.
All timing specifications given are with a 25 pF load capacitance. With a load capacitance greater than this value, a digital buffer or latch must be used. See the
Terminology section and Figure 25.
2 The time required for the output to cross is 0.4 V or 2.4 V.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS27467E21B11BA | CONN HSG PLUG 11POS STRGHT SCKT |
| D38999/26MD19SNLC | CONN HSG PLUG 19POS STRGHT SCKT |
| MS27497E12F4P | CONN RCPT 4POS WALL MNT W/PINS |
| D38999/20FJ37SNLC | CONN HSG RCPT 37POS WALL MT SCKT |
| AD7799BRU-REEL | IC ADC 24BIT 3CH LP 16-TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7366BRUZ-REEL7 | 制造商:AD 制造商全稱:Analog Devices 功能描述:True Bipolar Input, Dual 1us, 12-Bit, 2-Channel SAR ADC |
| AD7366BRUZ-RL7 | 功能描述:IC ADC 12BIT SAR 1MSPS 24TSSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:iCMOS® 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):16 采樣率（每秒）:45k 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:315mW 電壓電源:模擬和數(shù)字 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC W 包裝:帶卷 (TR) 輸入數(shù)目和類型:2 個單端，單極 |
| AD7367 | 制造商:AD 制造商全稱:Analog Devices 功能描述:True Bipolar Input, Dual 1 レs, 12-/14-Bit, 2-Channel SAR ADCs |
| AD7367-5 | 制造商:AD 制造商全稱:Analog Devices 功能描述:True Bipolar Input, Dual 1 レs, 12-/14-Bit, 2-Channel SAR ADCs |
| AD7367-5ARUZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:1 MSPS, 8-Channel, Software-Selectable, True Bipolar Input, 12-Bit Plus Sign ADC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。