- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8131 > 74LVT573MSAX (Fairchild Semiconductor)IC LATCH TRANSP OCT 3ST 20SSOP PDF資料下載
參數(shù)資料
| 型號： | 74LVT573MSAX |
| 廠商： | Fairchild Semiconductor |
| 文件頁數(shù)： | 4/11頁 |
| 文件大小： | 0K |
| 描述： | IC LATCH TRANSP OCT 3ST 20SSOP |
| 標準包裝： | 2,000 |
| 系列： | 74LVT |
| 邏輯類型： | D 型透明鎖存器 |
| 電路： | 8:8 |
| 輸出類型： | 三態(tài) |
| 電源電壓： | 2.7 V ~ 3.6 V |
| 獨立電路： | 1 |
| 延遲時間 - 傳輸： | 1.5ns |
| 輸出電流高，低： | 32mA，64mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-SSOP（0.209"，5.30mm 寬） |
| 供應商設備封裝： | 20-SSOP |
| 包裝： | 帶卷 (TR) |
1999 Fairchild Semiconductor Corporation
www.fairchildsemi.com
74LVT573, 74LVTH573 Rev. 1.7.0
2
74L
VT573,
74L
VTH573
—
Lo
w
V
olta
g
e
Octal
T
ransparent
Latc
h
with
3-ST
A
TE
Outputs
Connection Diagram
Pin Description
Functional Description
The LVT573 and LVTH573 contain eight D-type latches
with 3-STATE standard outputs. When the Latch Enable
(LE) input is HIGH, data on the Dn inputs enters the
latches. In this condition the latches are transparent, i.e.,
a latch output will change state each time its D-type input
changes. When LE is LOW, the latches store the infor-
mation that was present on the D-type inputs a setup
time preceding the HIGH-to-LOW transition of LE. The
3-STATE standard outputs are controlled by the Output
Enable (OE) input. When OE is LOW, the standard out-
puts are in the 2-state mode. When OE is HIGH, the
standard outputs are in the high impedance mode but
this does not interfere with entering new data into the
latches.
Logic Symbols
IEEE/IEC
Truth Table
H
= HIGH Voltage Level
L
= LOW Voltage Level
Z
= High Impedance
X
= Immaterial
O0 = Previous O0 before HIGH to LOW transition
of Latch Enable
Pin Names
Description
D0–D7
Data Inputs
LE
Latch Enable Input
OE
Output Enable Input
O0–O7
3-STATE Latch Outputs
Inputs
Outputs
LE
OE
Dn
On
XHX
Z
HL
L
HLH
H
LL
X
O0
相關PDF資料 |
PDF描述 |
|---|---|
| 74LVTH373SJ | IC LATCH TRANSP OCT 3ST 20SOP |
| OSTOQ123550 | CONN HEADER 12POS 3.81MM STR PCB |
| 74LVTH16373MEAX | IC LATCH TRANSP 16BIT 3ST 48SSOP |
| 74LVTH16373MEA | IC LATCH TRANSP 16BIT 3ST 48SSOP |
| 74LVTH162373MEA | IC LATCH TRANSP 16BIT 3ST 48SSOP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| 74LVT573MTC | 功能描述:閉鎖 Octal Trans Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
| 74LVT573MTC | 制造商:Fairchild Semiconductor Corporation 功能描述:IC 74LVT CMOS SMD 74LVT573 |
| 74LVT573MTCX | 功能描述:閉鎖 Octal Trans Latch RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
| 74LVT573PW | 功能描述:閉鎖 3.3V OCTAL D TRANS LATCH 3-S RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
| 74LVT573PW,112 | 功能描述:閉鎖 3.3V OCTAL D TRANS RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。