- 您現在的位置：買賣IC網 > PDF目錄360463 > 74HCT7403 (NXP Semiconductors N.V.) Dual 4-Input Positive-NAND Gates 14-TSSOP -40 to 85 PDF資料下載
參數資料
| 型號： | 74HCT7403 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Dual 4-Input Positive-NAND Gates 14-TSSOP -40 to 85 |
| 中文描述： | 4位× 64字的FIFO寄存器，三態(tài) |
| 文件頁數： | 25/28頁 |
| 文件大小： | 163K |
| 代理商： | 74HCT7403 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁
September 1993
25
Philips Semiconductors
Product specification
4-Bit x 64-word FIFO register; 3-state
74HC/HCT7403
Notes to Fig.21
1.
2.
3.
FIFO
A
and FIFO
B
initially empty, SO
A
held HIGH in anticipation of data
Load one word into FIFO
A
; SI pulse applied, results in DIR pulse
Data-out
A
/data-in
B
transition; valid data arrives at FIFO
A
output stage after a specified delay of the DOR flag,
meeting data input set-up requirements of FIFO
B
DOR
A
and SI
B
pulse HIGH; (ripple through delay after SI
A
LOW) data is unloaded from FIFO
A
as a result of the data
output ready pulse, data is shifted into FIFO
B
DIR
B
and SO
A
go LOW; flag indicates input stage of FIFO
B
is busy, shift-out of FIFO
A
is complete
DIR
B
and SO
A
go HIGH automatically; the input stage of FIFO
B
is again able to receive data, SO is held HIGH in
anticipation of additional data
DOR
B
goes HIGH; (ripple through delay after SI
B
LOW) valid data is present one propagation delay later at the FIFO
B
output stage.
4.
5.
6.
7.
Fig.21 FIFO to FIFO communication; input timing under empty condition.
handbook, full pagewidth
VM
(1)
DORB
SIA
VM
(1)
MGA666
5
6
DIR
QnA
nB
D
SOA
DIRB
DORASIB
VM
(1)
2
ripple through
delay
VM
(1)
VM
(1)
1
4
ripple through
delay
3
nB
Q
7
相關PDF資料 |
PDF描述 |
|---|---|
| 7403 | 4-Bit x 64-word FIFO register; 3-state |
| 7403 | BASIC SIGNAL PROCESSOR |
| 7403 | Quad 2-Input NAND Gates with Open-Collector Outputs |
| 74HC7404 | 5-Bit x 64-word FIFO register; 3-state |
| 74HC7404D | 5-Bit x 64-word FIFO register; 3-state |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 74HCT7403D | 功能描述:寄存器 4-BIT X64 WORD FIFO REG 3-ST RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7403D,512 | 功能描述:寄存器 4-BIT X64 WORD FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7403D,518 | 功能描述:寄存器 4-BIT X64 WORD FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7403D-Q100,51 | 制造商:NXP Semiconductors 功能描述:FIFO Register Single 4-CH CMOS 16-Pin SO T/R 制造商:NXP Semiconductors 功能描述:74HCT7403D-Q100/SO16/REEL13DP/ - Tape and Reel 制造商:NXP Semiconductors 功能描述:IC FIFO REGISTER 4X64 3ST 16SOIC |
| 74HCT7403D-Q100,518 | 制造商:NXP Semiconductors 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。