參數(shù)資料
型號： 74F112SC
廠商： FAIRCHILD SEMICONDUCTOR CORP
元件分類： 通用總線功能
英文描述： Dual JK Negative Edge-Triggered Flip-Flop
中文描述： F/FAST SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16
封裝： 0.150 INCH, MS-012, SOIC-16
文件頁數(shù)： 5/10頁
文件大?。?/td> 83K
代理商： 74F112SC
Philips Semiconductors
Product specification
74F112
Dual J-K negative edge-triggered flip-flop
February 9, 1990
5
AC ELECTRICAL CHARACTERISTICS
LIMITS
SYMBOL
PARAMETER
TEST
CONDITION
V
CC
= +5.0V
T
amb
= +25
°
C
L
= 50pF
R
L
= 500
V
CC
= +5.0V
±
10%
T
amb
= 0
°
C to +70
°
C
C
L
= 50pF
R
L
= 500
V
CC
= +5.0V
±
10%
T
amb
= –40
°
C to +85
°
C
C
L
= 50pF
R
L
= 500
UNIT
MIN
TYP
MAX
MIN
MAX
MIN
MAX
f
MAX
Maximum clock frequency
Waveform 1
85
100
80
80
MHz
t
PLH
t
PHL
Propagation delay
CP to Qn or Qn
Waveform 1
2.0
2.0
5.0
5.0
6.5
6.5
2.0
2.0
7.5
7.5
2.0
2.0
7.5
7.5
ns
t
PLH
t
PHL
Propagation delay
SDn, RD to Qn or Qn
Waveform 2,3
2.0
2.0
4.5
4.5
6.5
6.5
2.0
2.0
7.5
7.5
1.5
1.5
7.5
7.5
ns
AC SETUP REQUIREMENTS
LIMITS
SYMBOL
PARAMETER
TEST
CONDITION
V
CC
= +5.0V
T
amb
= +25
°
C
C
L
= 50pF
R
L
= 500
V
CC
= +5.0V
±
10%
T
amb
= 0
°
C to +70
°
C
C
L
= 50pF
R
L
= 500
V
CC
= +5.0V
±
10%
T
amb
= –40
°
C to +85
°
C
C
L
= 50pF
R
L
= 500
UNIT
MIN
TYP
MAX
MIN
MAX
MIN
MAX
t
S
(H)
t
S
((L)
Setup time, High or Low
Jn, Kn to CP
Waveform 1
4.0
3.5
5.0
4.0
5.0
4.0
ns
t
h
(H)
t
h
(L)
Hold time, High or Low
Jn, Kn to CP
Waveform 1
0.0
0.0
0.0
0.0
0.0
0.0
ns
t
W
(H)
t
W
(L)
CP Pulse width
High or Low
Waveform 1
4.5
4.5
5.0
5.0
5.0
5.0
ns
t
W
(L)
SDn, RD Pulse width
Low
Waveform 2,3
4.5
5.0
5.0
ns
t
REC
Recovery time
SDn, RD to CP
Waveform 2,3
4.5
5.0
5.0
ns
AC WAVEFORMS
For all waveforms, V
M
= 1.5V.
V
M
V
M
CPn
V
M
V
M
V
M
V
M
V
M
V
M
t
s
(H)
t
h
(H)
Jn, Kn
Qn
V
M
t
w
(L)
f
max
t
s
(L)
t
h
(L)
V
M
V
M
t
PLH
Qn
t
w
(H)
t
PHL
t
PHL
t
PLH
SF00107
The shaded areas indicate when the input is permitted to change for predictable output performance.
Waveform 1.
Propagation Delay for Data to Output, Data Setup Time and Hold Times, and Clock Pulse Width
相關(guān)PDF資料
PDF描述
74F112SJ Dual JK Negative Edge-Triggered Flip-Flop
74F113 Dual J-K negative edge-triggered flip-flops without reset
74F113 Dual JK Negative Edge-Triggered Flip-Flop
74F113PC Dual JK Negative Edge-Triggered Flip-Flop
74F113SC Dual JK Negative Edge-Triggered Flip-Flop
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74F112SC_Q 功能描述:觸發(fā)器 Dual J-K Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74F112SCX 功能描述:觸發(fā)器 Dual J-K Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74F112SJ 功能描述:觸發(fā)器 Dual J-K Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74F112SJ_Q 功能描述:觸發(fā)器 Dual J-K Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74F112SJX 功能描述:觸發(fā)器 Dual J-K Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*