- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9599 > 3342-54 (Peregrine Semiconductor)IC PLL INTEGER-N 2.7GHZ 20QFN PDF資料下載
參數(shù)資料
| 型號： | 3342-54 |
| 廠商： | Peregrine Semiconductor |
| 文件頁數(shù)： | 14/16頁 |
| 文件大小： | 0K |
| 描述： | IC PLL INTEGER-N 2.7GHZ 20QFN |
| 標(biāo)準(zhǔn)包裝： | 6,000 |
| 系列： | UltraCMOS™ |
| 類型： | 時鐘緩沖器/驅(qū)動器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | RF 儀表系統(tǒng)，無線基站 |
| 輸入： | 時鐘 |
| 輸出： | 時鐘 |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:1 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 2.7GHz |
| 電源電壓： | 2.85 V ~ 3.15 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 20-QFN（4x4） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | PE3342 |
Product Specification
PE3342
Page 7 of 17
Document No. 70-0091-04
│ www.psemi.com
2005-8 Peregrine Semiconductor Corp. All rights reserved.
Lock Detect Output
A lock detect signal is provided at pin LD, via the
pin CEXT (see Figure 1). CEXT is the logical “NAND”
of PD_
U and PD_D waveforms, driven through a
series 2k ohm resistor. When the loop is locked,
this output will be HIGH with narrow pulses LOW.
Connecting CEXT to an external shunt capacitor
provides integration of this signal.
The CEXT signal is sent to the LD pin through an
internal inverting comparator with an open drain
output. Thus LD is an “AND” function of PD_
U
and PD_
D.
Serial Data Port
The Serial Data Port allows control data to be
entered into the device. This data can be directed
into one of three registers: the Enhancement
register, the Primary register, and the EE register.
Table 7 defines the control line settings required
to select one of these destinations.
Input data presented on pin 5 (Data) is clocked
serially into the designated register on the rising
edge of Clock. Data is always loaded LSB (B0)
first into the receiving register. Figure 4 defines
the timing requirements for this process .
Table 8. Serial Interface
S_WR
E_WR
EELoad
Register Loaded
0
Primary Register
0
1
0
Enhancement Register
0
X
1
EE Register
Figure 4. Serial Interface Timing Diagram
t
DHLD
t
DSU
t
ClkH
t
ClkL
t
CWR
t
PW
t
WRC
t
EC
t
CE
E_WR
EELoad
Data
Clock
S_WR
Obsolete
Peregrine products are protected under one or more of the following U.S. Patents: http://patents.psemi.com
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-22K-MX-F1 | CONVERTER MOD DC/DC 40V 75W |
| MS3102R36-14SW | CONN RCPT 16POS BOX MNT W/SCKT |
| ICL3245IV | IC 3DRVR/5RCVR RS232 3V 28-TSSOP |
| MS27474T8F98P | CONN RCPT 3POS JAM NUT W/PINS |
| MS27497E20F41PA | CONN RCPT 41POS WALL MNT W/PINS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 3342-55 | 制造商:Peregrine Semiconductor 功能描述:PHASE-LOCK-LOOP (PLL) 制造商:Peregrine Semiconductor 功能描述:PLL 20-Pin QFN EP T/R |
| 3342-56 | 功能描述:IC PLL INTEGER-N 3GHZ 20QFN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:UltraCMOS™ 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| 33426 | 功能描述:端子 TERMINAL BUDG SPD 12-10 10 RoHS:否 制造商:AVX 產(chǎn)品:Junction Box - Wire to Wire 系列:9826 線規(guī):26-18 接線柱/接頭大小: 絕緣: 顏色:Red 型式:Female 觸點(diǎn)電鍍:Tin over Nickel 觸點(diǎn)材料:Beryllium Copper, Phosphor Bronze 端接類型:Crimp |
| 33427 | 功能描述:TOOL HEXDRVR T-HAND 10.0MM 238MM RoHS:否 類別:工具 >> 螺釘和螺母驅(qū)動器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 類型:六角扳手（內(nèi)六角扳手）- 偏移 尺寸:0.098"（2.5mm） 特點(diǎn):- 長度 - 葉片:0.70"（18mm） 長度 - 總體:2.17"（55mm） 重量:0.01 磅（4.54g） 其它名稱:35112WI |
| 33-427-1R | 制造商:GC Electronics 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。