
STD130
3-92
Samsung ASIC
AO2111/AO2111D2
2-AND into 4-NOR with 1X/2X Drive
Logic Symbol
Cell Data
Switching Characteristics
AO2111
(Typical process, 25
°
C, 1.8V, t
R
/t
F
= 0.15ns, SL: Standard Load)
Input Load (SL)
Gate Count
AO2111
A02111
C
0.9
AO2111D2
C
0.9
AO2111D2
A
B
D
0.9
E
A
B
D
0.9
E
0.9
0.9
0.9
0.9
0.9
0.9
2.33
3.67
Y
C
D
E
A
B
Path
Parameter
Delay [ns]
SL = 2
0.394
0.174
0.141
0.122
0.414
0.172
0.153
0.117
0.439
0.205
0.233
0.163
0.440
0.236
0.265
0.180
0.440
0.268
0.279
0.191
<
Delay Equations [ns]
Group1*
0.228 + 0.083*SL
0.092 + 0.041*SL
0.071 + 0.035*SL
0.078 + 0.022*SL
0.248 + 0.083*SL
0.087 + 0.042*SL
0.081 + 0.036*SL
0.072 + 0.022*SL
0.274 + 0.082*SL
0.133 + 0.036*SL
0.156 + 0.038*SL
0.122 + 0.020*SL
0.277 + 0.082*SL
0.163 + 0.037*SL
0.187 + 0.039*SL
0.138 + 0.021*SL
0.276 + 0.082*SL
0.193 + 0.037*SL
0.202 + 0.039*SL
0.147 + 0.022*SL
Group2*
0.221 + 0.085*SL
0.084 + 0.043*SL
0.061 + 0.038*SL
0.078 + 0.022*SL
0.240 + 0.085*SL
0.082 + 0.043*SL
0.074 + 0.038*SL
0.073 + 0.022*SL
0.269 + 0.084*SL
0.130 + 0.037*SL
0.158 + 0.038*SL
0.124 + 0.020*SL
0.270 + 0.083*SL
0.162 + 0.037*SL
0.190 + 0.038*SL
0.141 + 0.020*SL
0.270 + 0.083*SL
0.193 + 0.037*SL
0.204 + 0.038*SL
0.152 + 0.021*SL
Group3*
0.217 + 0.085*SL
0.076 + 0.044*SL
0.061 + 0.038*SL
0.079 + 0.022*SL
0.236 + 0.085*SL
0.076 + 0.044*SL
0.074 + 0.038*SL
0.074 + 0.022*SL
0.265 + 0.084*SL
0.125 + 0.037*SL
0.160 + 0.038*SL
0.126 + 0.020*SL
0.265 + 0.084*SL
0.158 + 0.037*SL
0.191 + 0.038*SL
0.145 + 0.020*SL
0.265 + 0.084*SL
0.191 + 0.038*SL
0.206 + 0.038*SL
0.158 + 0.020*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
B to Y
C to Y
D to Y
E to Y
*Group1 : SL < 4, *Group2 : =
Truth Table
A
1
x
x
x
B
1
x
x
x
C
x
1
x
x
D
x
x
1
x
E
x
x
x
1
Y
0
0
0
0
1
Other states