- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372303 > ST52F514F3M6 IC MAX 7000 CPLD 256 256-FBGA PDF資料下載
參數(shù)資料
| 型號： | ST52F514F3M6 |
| 英文描述： | IC MAX 7000 CPLD 256 256-FBGA |
| 中文描述： | 微控制器 |
| 文件頁數(shù)： | 41/106頁 |
| 文件大?。?/td> | 648K |
| 代理商： | ST52F514F3M6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
ST52F510/F513/F514
41/106
5.6 Register Description
Interrupt Mask Register (INT_MASK)
Configuration Register 0 (00h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7:
MSKPB
Interrupt Mask Port B
0: Port B interrupt masked
1: Port B interrupt enabled
Bit 6:
MSKPA
Interrupt Mask Port A
0: Port A interrupt masked
1: Port A interrupt enabled
Bit 5:
MSKI2C
Interrupt Mask I
2
C Interface
0: I
2
C Interface interrupt masked
1: I
2
C Interface interrupt enabled
Bit 4:
MSKSPI
Interrupt Mask SPI
0: SPI interrupt masked
1: SPI interrupt enabled
Bit 3:
MSKSCI
Interrupt Mask SCI
0: SCI interrupt masked
1: SCI interrupt enabled
Bit 2:
MSKT1
Interrupt Mask PWM/Timer 1
0: Pwm/Timer 1 interrupt masked
1: Pwm/Timer 1 interrupt enabled
Bit 1:
MSKT0
Interrupt Mask Pwm/Timer 0
0: Pwm/Timer 0 interrupt masked
1: Pwm/Timer 0 interrupt enabled
Bit 0:
MSKAD
Interrupt Mask A/D Converter
0: A/D interrupt masked
1: A/D interrupt enabled
Interrupt Polarity Register (INT_POL)
Configuration Register 1 (01h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7-5: Not Used
Bit 4-3: See Timer 0 Registers Description
Bit 2:
POLPB
Port B Interrupt Polarity
0: The Port B interrupt is triggered on the
rising edge of the applied external signal.
1: The Port B interrupt is triggered on the
falling edge of the applied external signal.
Bit 1:
POLPA
Port A Interrupt Polarity
0: The Port A interrupt is triggered on the
rising edge of the applied external signal.
1: The Port A interrupt is triggered on the
falling edge of the applied external signal.
Bit 0:
POLNMI
Non Maskable Interrupt Polarity
0: The NMI is triggered on the rising edge of
the applied external signal.
1: The NMI is triggered on the falling edge of
the applied external signal.
High Priority Register (INT_PRL_H)
Configuration Register 2 (02h) Read/Write
Reset Value: 1111 1010 (0FAh)
Medium Priority Register (INT_PRL_M)
Configuration Register 3 (03h) Read/Write
Reset Value: 1100 0110 (0C6h)
7
0
MSKPB
MSKPA MSKI2C MSKSPI MSKSCI MSKT1
MSKT0
MSKAD
7
0
-
-
-
T0RPOL RESPOL STRPOL POLPA POLNMI
7
0
PRL23
PRL22
PRL21
PRL20
PRL19
PRL18
PRL17
PRL16
7
0
PRL15
PRL14
PRL13
PRL12
PRL11
PRL10
PRL9
PRL8
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST52F514G0B6 | IC MAX 7000 CPLD 256 256-FBGA |
| ST52F514G0M6 | IC MAX 7000 CPLD 64 100-TQFP |
| ST52F514G1B6 | IC MAX 7000 CPLD 64 100-TQFP |
| ST52F514G1M6 | IC MAX 7000 CPLD 64 44-PLCC |
| ST52F514G3B6 | IC MAX 7000 CPLD 64 44-TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST52F514FMB6 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:8-BIT INTELLIGENT CONTROLLER UNIT ICU Two Timer/PWMs, ADC, I2C, SPI, SCI |
| ST52F514FMM6 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:8-BIT INTELLIGENT CONTROLLER UNIT ICU Two Timer/PWMs, ADC, I2C, SPI, SCI |
| ST52F514G0B6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| ST52F514G0M6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| ST52F514G1B6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復。