參數(shù)資料
型號(hào)： SI5364-F-BC
廠商： Electronic Theatre Controls, Inc.
英文描述： SONET/SDH PRECISION PORT CARD CLOCK IC
中文描述： SONET / SDH的精密端口卡時(shí)鐘IC
文件頁(yè)數(shù)： 32/40頁(yè)
文件大?。?/td> 565K
代理商： SI5364-F-BC
Si5364
32
Rev. 2.2
H1
SYNCIN
I*
LVTTL
Synchronization Input for Frame Sync Clock.
Allows time alignment/realignment of the FSYNC
output clock. A rising edge on the SYNCIN input
forces alignment of the FSYNC output clock stream.
H2
DSBLFSYNC
I*
LVTTL
Disable the FSYNC Clock Output.
When high, the output driver for the FSYNC pin is
disabled.
A3
B3
FEC[0]
FEC[1]
I*
LVTTL
Forward Error Correction (FEC) Selection.
Enable or disable scaling of the input-to-output fre-
quency multiplication factor for FEC clock rate com-
patibility.
The multiplication ratios and associated frequency
ranges for the Si5364 clock outputs are set by the
FRQSEL pins associated with each clock output.
Additional scaling by a factor of either 255/238 or
238/255 can be applied to all active outputs as indi-
cated below.
The FEC[1:0] inputs are decoded as follows:
00 = No FEC scaling, FSYNC enabled.
01 = 255/238 FEC scaling for all clock outputs,
FSYNC disabled.
10 = 238/255 FEC scaling for all clock inputs,
FSYNC enabled.
11 = Reserved.
The FSYNC output is disabled when FEC[1:0] = 01.
A2
B2
BWSEL[0]
BWSEL[1]
I*
LVTTL
Bandwidth Select.
The BWSEL[1:0] pins set the bandwidth of the loop
filter within the DSPLL to 3200 Hz, 800 Hz, or
6400 Hz as indicated below.
00 = 3200 Hz
01 = 1600 Hz
10 = 800 Hz
11 = 6400 Hz
B10
CAL_ACTV
O
LVTTL
Calibration Mode Active.
Is driven high during the DSPLL self-calibration and
the subsequent initial lock acquisition period.
C7–9, D1–2,
F1–2
Rsvd_GND
—
LVTTL
Reserved—Tie to Ground.
Must be tied to GND for normal operation.
B6–8, C6
Rsvd_NC
—
LVTTL
Reserved—No Connect.
Must be left unconnected for normal operation.
Table 10. Pin Descriptions (Continued)
I/O
Signal Level
Pin #
Pin Name
Description
*Note:
The LVTTL inputs on the Si5364 device have an internal pulldown mechanism that causes the input to default to a logic
low state if the input is not driven from an external source.
相關(guān)PDF資料
PDF描述
SI5600 SiPHY-TM OC-192/STM-64 SONET/SDH TRANSCEIVER
SI5600-BC SiPHY-TM OC-192/STM-64 SONET/SDH TRANSCEIVER
SI7661 HEATSINK TO-202 CLIP-ON .58 BK
SI7661DJ HEATSINK TO-220 CLIP-ON BLK
SI7661CJ CMOS Voltage Converters
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI5364-G-BC 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Precision Port Card 19 155 622 RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
Si5364-H-BL 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Prcsn Port Card Clock Multiplr RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
Si5364-H-BLR 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Precision 19MHz 155MHz 622MHz RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
Si5364-H-GL 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Prcsn Port Card Clock Multiplr RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
Si5364-H-GLR 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Precision 19MHz 155MHz 622MHz RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*