- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374749 > SDA9410-B13 (MICRONAS SEMICONDUCTOR HOLDING AG) Display Processor and Scan Rate Converter using Embedded DRAM Technology Units PDF資料下載
參數(shù)資料
| 型號(hào)： | SDA9410-B13 |
| 廠商： | MICRONAS SEMICONDUCTOR HOLDING AG |
| 英文描述： | Display Processor and Scan Rate Converter using Embedded DRAM Technology Units |
| 中文描述： | 顯示處理器和掃描率轉(zhuǎn)換器采用嵌入式DRAM技術(shù)股 |
| 文件頁數(shù)： | 28/179頁 |
| 文件大?。?/td> | 3029K |
| 代理商： | SDA9410-B13 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁
SDA9410
Preliminary Data Sheet
Input format conversion (IFCM/IFCS)
28
Micronas
The
Figure 9
shows the generation of the internal H- and V-syncs in case of full CCIR
656 mode. The H656 sync is generated after the EAV. The V656 and F656 signals
change synchronously with the EAV timing reference code.
Figure 9
Explanation of 656 format
The
Figure 10
explains the functionality of the SYNCENM/SYNCENS signal. The SDA
9410 needs the SYNCENM/SYNCENS (synchronization enable) signal, which is used to
gate the YINM/YINS, UVINM/UVINS as well as the HINM/HINS and the VINM/VINS
signal. This is implemented for frontends which are working with 13.5 MHz and a large
output delay time for YINM/YINS, UVINM/UVINS, HINM/HINS and VINM/VINS (e.g.
Micronas VPC32XX, output delay: 35 ns). For this application the half system clock
CLKM/CLKS (13.5 MHz) from the frontend should be provided at this pin. In case the
frontend is working at 27.0 MHz with sync signals having delay times smaller than 25 ns,
this input can be set to low level (SYNCENM/SYNCENS=
V
SS
) (e.g. Micronas SDA 9206,
output delay: 25 ns). Thus the signals YINM/YINS, UVINM/UVINS, HINM/HINS and
VINM/VINS are sampled with the CLKM/CLKS system clock when the SYNCENM/
SYNCENS input is low.
The
Figure 10
shows the gated inputs signals YINMen, UVINMen, HINMen and
VINMen.
CLK1 (27 MHz)
u0
y0
v0
y1
u2
y3
YIN
CCIR 656 interface
SAV
EAV
288 Tclk1(PAL)
276 Tclk1(NTSC)
EAV
1728 Tclk1(PAL)
1716 Tclk1(NTSC)
EAV
x
x
EAV
x
x
SAV
x
CLK1 (27 MHz)
YIN
x
H656
V656
(e.g.)
F656
(e.g.)
EAV
11111111
00000000
00000000
1FV1P
3
P
2
P
1
P
0
SAV
11111111
00000000
00000000
1FV0P
3
P
2
P
1
P
0
F = 0 during field 1(A)
F = 1 during field 2(B)
V = 0 elsewhere
V = 1 during field blanking
MSB
LSB
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SDA9415-B13 | Display Processor and Scan Rate Converter |
| SDA9488X | Cost-effective Picture-In-Picture ICs |
| SDA9588X | Cost-effective Picture-In-Picture ICs |
| SDA9489X | PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs |
| SDA9589X | PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SDA9415-B13 | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Display Processor and Scan Rate Converter |
| SDA9488X | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Cost-effective Picture-In-Picture ICs |
| SDA9489X | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs |
| SDA-95009-F | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Modular Jack, Right Angle, 6/4, Panel Stops |
| SDA-95043 | 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Modular Plug, Short Body, Shielded, 8/8, Yellow Boot, Cat5 for 6.00mm (.236") Cable Outside Diameter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。