參數(shù)資料
型號: SDA9410-B13
廠商: MICRONAS SEMICONDUCTOR HOLDING AG
英文描述: Display Processor and Scan Rate Converter using Embedded DRAM Technology Units
中文描述: 顯示處理器和掃描率轉(zhuǎn)換器采用嵌入式DRAM技術(shù)股
文件頁數(shù): 23/179頁
文件大?。?/td> 3029K
代理商: SDA9410-B13
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁
SDA9410
Preliminary Data Sheet
Input sync controller (ISCM/ISCS)
23
Micronas
Table 3
Input write I
2
C Bus parameter
Inside of the SDA 9410 a field detection block is necessary for the detection of an odd
(A) or even (B) field. Therefore the incoming H-Sync H1 (delayed HINM/HINS signal,
delay depends on NAPIPDLM/NAPIPDLS and NAPIPPHM/NAPIPPHS) is doubled (H2
signal). Depending on the phase position of the rising edge of the VINM/VINS signal an
A (rising edge between H1 and H2) or B (rising edge between H2 and H1) field is
detected. For proper operation of the field detection block, the VINM/VINS must be
delayed depending on the delay of the HINM/HINS signal (H1). The figure below
explains the field detection process and the functionality of the VINDELM/VINDELS I
2
C
Bus parameter (inside the SDA 9410 the delayed VINM/VINS signal is called Vd and the
detected field signal is called Ffd).
I
2
C Bus parameter
[Default value]
Sub address
Description
NALIPM
[20]
12h
Not Active Line InPut Master defines the number of lines from
the V-Sync to the first active line of the field
NALIPS
[20]
34h
Not Active Line InPut Slave defines the number of lines from
the V-Sync to the first active line of the field
ALPFIPM
[144]
10h
Active Lines Per Field InPut Master defines the number of
active lines
ALPFIPS
[144]
32h
Active Lines Per Field InPut Slave defines the number of active
lines
NAPLIPM
NAPIPDLM
[0]
NAPIPPHM
[0]
03h, 0Ch
Not Active Pixels Per Line InPut Master defines the number of
pixels from the H-Sync to the first active pixel of the line. The
number of pixels is a combination of NAPIPDLM and
NAPIPPHM.
NAPLIPS
NAPIPDLS
[0]
NAPIPPHS
[0]
2Dh, 2Eh
Not Active Pixels Per Line InPut defines the number of pixels
from the H-Sync to the first active pixel of the line. The number
of pixels is a combination of NAPIPDLS and NAPIPPHS.
APPLIPM
[180]
0Fh
Active Pixels Per Line InPut Master defines the number of
active pixels
APPLIPS
[180]
31h
Active Pixels Per Line InPut Slave defines the number of active
pixels
相關(guān)PDF資料
PDF描述
SDA9415-B13 Display Processor and Scan Rate Converter
SDA9488X Cost-effective Picture-In-Picture ICs
SDA9588X Cost-effective Picture-In-Picture ICs
SDA9489X PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs
SDA9589X PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SDA9415-B13 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Display Processor and Scan Rate Converter
SDA9488X 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Cost-effective Picture-In-Picture ICs
SDA9489X 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs
SDA-95009-F 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Modular Jack, Right Angle, 6/4, Panel Stops
SDA-95043 制造商:MOLEX 制造商全稱:Molex Electronics Ltd. 功能描述:Modular Plug, Short Body, Shielded, 8/8, Yellow Boot, Cat5 for 6.00mm (.236") Cable Outside Diameter