參數(shù)資料
型號: MT9072AV
廠商: ZARLINK SEMICONDUCTOR INC
元件分類: 數(shù)字傳輸電路
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: DATACOM, FRAMER, PBGA220
封裝: 17 X 17 MM, 1.30 MM HEIGHT, MO-192, LBGA-220
文件頁數(shù): 24/275頁
文件大?。?/td> 3738K
代理商: MT9072AV
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁
MT9072
Data Sheet
24
Zarlink Semiconductor Inc.
Pin Description
Pin #
Name
Type
Description (see Notes 1 to 7)
LQFP
LBGA
1,21,41,61,
81,101,121,
141,161,
179
E7,E8,E9,
E10,E11,
M7,M8,M9,
M10,M11
V
SS
P
Ground.
0V
DC
.
2,22,42,62,
82,102,122,
142,162,18
0
G5,H5,J5,
K5,L5,G12,
H12J12,K1
2,L12
V
DD
P
Supply Voltage.
+3.3 V
DC
nominal.
3
23
43
63
83
103
123
143
D1
H3
N1
N7
P9
R15
K13
F15
RPOS[0]
RPOS[1]
RPOS[2]
RPOS[3]
RPOS[4]
RPOS[5]
RPOS[6]
RPOS[7]
I
Receive Positive.
This pin is an input for the receive side of the
framer; it typically interfaces to an LIU. If used by itself it can accept
single rail NRZ (Non Return to Zero) data. If RPOS is used in
conjunction with RNEG it can accept dual rail NRZ data or dual rail RZ
(Return to Zero) data. The clock at the EXCLi pin is used to clock data
into the RPOS pin. Pins RPOS[0-7] are used for Framers[0-7]
respectively.
In T1 mode, transmit line codes are selected with control bits:
RZCS1-0, RXB8ZS, RZNRZ and UNIBI (Address Y01). T1 mode is
selected if the T1E0 bit (Address 900) is 1.
In E1 mode, line codes are selected with control bits: COD0-1 and
RHDB3 at (Address Y02). E1 mode is selected if the T1E0 bit
(Address 900) is 0.
4
24
44
64
84
104
124
144
D2
H4
N2
N8
P10
R16
K14
F16
RNEG[0]
RNEG[1]
RNEG[2]
RNEG[3]
RNEG[4]
RNEG[5]
RNEG[6]
RNEG[7]
I
Receive Negative.
This pin is an input for the receive side of the
framer; it typically interfaces to an LIU. RNEG is used in conjunction
with RPOS to accept dual rail NRZ (Non Return to Zero) data or dual
rail RZ (Return to Zero) data. The clock at the EXCLi pin is used to
clock data into the RNEG pin. Pins RNEG[0-7] are used for
Framers[0-7] respectively.
In T1 mode, receive line codes are selected with control bits:
RZCS1-0, RXB8ZS, RZNRZ and UNIBI at (Address Y01). T1 mode is
selected if the T1E0 bit (Address 900) is 1.
In E1 mode, line codes are selected with control bits: COD0-1 and
RHDB3 at (Address Y02). E1 mode is selected if the T1E0 bit
(Address 900) is 0.
5
25
45
65
85
105
125
145
D3
J1
N3
P5
P11
P13
K15
E13
EXCLi(0)
EXCLi(1)
EXCLi(2)
EXCLi(3)
EXCLi(4)
EXCLi(5)
EXCLi(6)
EXCLi(7)
I
1.544/2.048 MHz Extracted Clock.
The rising edge of the clock
applied at this input is used to clock RZ data into the receive side of
the framer on pins RPOS and RNEG. If RPOS/RNEG are configured
for NRZ input then either a rising or falling edge on the EXCLi clock
can be selected to clock RPOS/RNEG data. Pins EXCLi[0-7] are used
for Framers[0-7] respectively.
In T1 mode, this pin accepts a 1.544 MHz extracted clock. An active
rising or falling edge is selected with the CLKE bit (Address Y01). See
Figure 53.
In E1 mode, this pin accepts a 2.048 MHz extracted clock. An active
rising or falling edge is selected with the CLKE bit (Address Y02). See
Figure 73.
相關(guān)PDF資料
PDF描述
MT90820 Large Digital Switch
MT90820AL Large Digital Switch
MT90820AL1 Large Digital Switch
MT90823AL1 3V Large Digital Switch
MT90823 3V Large Digital Switch
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT9072AV2 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays
MT90732 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F)
MT90732AP 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F)
MT90733 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS DS3 Framer (DS3F)
MT90733AP 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS DS3 Framer (DS3F)